بسم الله الرحمن الرحیم

مبانی الکترونیک

(جلد اول)

«ویرایش دوم»

نویسنده : دکتر سیدعلی میرعشقی

استاد دانشگاه صنعتی شریف

مراجع غیرفارسی را ندارند و احیاناً از فراگیری و تسلط کامل بر مطالب اساسی این درس محروم می‌مانند، در اختیار قرار دهد. با این همه لازم می‌دانم توجه دانشجویان عزیز را به اهمیت استفاده همزمان از متون معتبر خارجی در زمینه الکترونیک جلب نمایم.

در ویرایش جدید ضمن انجام بعضی تصحیحات ضروری و تلاش برای تغییرات مناسب در حروفچینی متن و ارائه شکلهای مناسب، مطالب جدیدی نیز اضافه شده است. در فصل سوم در روش تجزیه و تحلیل مدارهای برش، معادل تونن یکسوکننده و ضریب تنظیم بار؛ در فصل چهارم مشخصه‌های ترانزیستور و در فصل ششم مدل سیگنال کوچک هیبرید π و کاربرد آن در تحلیل تقویت‌کننده‌ها و مدل سیگنال بزرگ ترانزیستور معرفی شده است. تعداد قابل توجهی مسأله جدید نیز به مسائل آخر هر فصل اضافه شده است. فصل تقویت‌کننده عملیاتی به جهت تناسب بیشتر با مطالب الکترونیک II نیز به جلد دوم کتاب منتقل شده است. ضمناً در جلد دوم کتاب مدل هیبرید π مبنای تجزیه و تحلیل مدارهای ترانزیستوری قرار گرفته است.

با امید به اینکه این اثر به عنوان تلاش ناچیزی در جهت خدمت به دانشجویان عزیز مورد پذیرش پیشگاه حق قرار گیرد، از کلیه دانشجویان و خصوصاً همکاران محترم استدعا دارم با ارسال نظرات و پیشنهادات اصلاحی خود مؤلف را در غنا بخشیدن به آن یاری فرمایند.

در اینجا لازم می‌دانم از همسر بسیار عزیز و مهربانم که با صبر و بردباری مستمر در همه مراحل زندگی یار و مددکارم بوده است و نیز از والدین بزرگوارم که با حمایتهای معنوی و دعای خیر خود زمینه موفقیت اینجانب را فراهم ساخته‌اند مراتب تشکر و قدردانی خود را ابراز دارم. همچنین از برادران محترم برنجی که در نشر کتاب همکاری نموده‌اند، آقای مهندس و ارائه نقطه نظرات مناسب و رفع نقایص آن و آقای دکتر حمت مطالعه نسخه نهایی ویرایش اول و دوم کتاب و سپاسگزاری نمایم.

سید علی میرعشقی

پاییز ۱۳۷۸

۲-۴ محدودیتهای کاربردی دیود ۳۹
۲-۵ انواع دیود ۴۴
۲-۶ خلاصه ۴۹
۲-۷ مسائل ۵۰

فصل سوم: مدارهای دیودی

۳-۱ تجزیه و تحلیل مدارهای دیودی ۵۵
۳-۲ تجزیه و تحلیل سیگنال کوچک ۶۱
۳-۳ مدارهای برش ۶۵
۳-۴ یکسوکننده‌ها و مدارهای صافی ۷۲
۳-۵ تنظیم‌کننده ولتاژ ۸۵
۳-۶ مدار دو برابرکننده ولتاژ ۸۶
۳-۷ مدار کلمپ ۸۸
۳-۸ خلاصه ۹۲
۳-۹ مسائل ۹۳

فصل چهارم: ترانزیستور پیوندی دوقطبی

۴-۱ ساختمان ترانزیستور ۱۰۸
۴-۲ اساس کار ترانزیستور در ناحیه فعال ۱۱۰
۴-۳ مشخصه‌های ترانزیستور ۱۱۶
۴-۴ ترکیب بیس مشترک ۱۱۸
۴-۵ ترکیب امیتر مشترک ۱۲۴
۴-۶ ترکیب کلکتور مشترک ۱۳۲
۴-۷ مقادیر نامی ترانزیستور ۱۳۳
۴-۸ زمانهای قطع و وصل ترانزیستور ۱۳۶

فصل هفتم: ترانزیستورهای اثر میدان

۷-۱ ساختمان *JFET* ۲۸۲

۷-۲ طرز کار و مشخصه‌های *JFET* ۲۸۳

۷-۳ مدارهای بایاس *JFET* ۲۸۹

۷-۴ تقویت‌کننده‌های *JFET* در فرکانسهای پایین ۲۹۲

۷-۵ سایر کاربردهای *JFET* ۳۰۳

۷-۶ ساختمان *MOSFET* ۳۰۸

۷-۷ طرز کار و مشخصه‌های *MOSFET* ۳۰۹

۷-۸ مدارهای بایاس *MOSFET* ۳۱۵

۷-۹ کاربردهای *MOSFET* ۳۱۷

۷-۱۰ خلاصه ۳۲۳

۷-۱۱ مسائل ۳۲۵

واژه‌نامهٔ فارسی به انگلیسی ۳۳۵

واژه‌نامهٔ انگلیسی به فارسی ۳۳۸

پاسخ برخی از مسائل ۳۴۱

نمایه ۳۴۹

هدایت الکتریکی کمتر از هادیها بوده ولی قابل کنترل است. عایقها اجسامی هستند که در میدانهای الکتریکی معمولی جریان الکتریکی را هدایت نمی‌کنند و فقط ممکن است در میدانهای خیلی زیاد جریان از آنها عبور کند. از نقطه نظر کاربرد در مهندسی برق، موادی که مقاومت ویژه آنها کمتر از $10^{-2}\Omega-cm$ باشد به عنوان هادی و موادی که دارای مقاومت ویژه بیشتر از $10^{5}\Omega-cm$ باشند عایق محسوب می‌شوند. مقاومت ویژه نیمه‌هادیها در محدوده بین دو مقدار مذکور قرار دارد.

برای درک عمیقتر پدیده‌هایی چون هدایت الکتریکی و گرمایی و تمایز بین اجسام هادی، نیمه‌هادی و عایق و مفاهیم اساسی مورد نیاز در این فصل، لازم است مختصراً به یادآوری نکاتی چند در مورد ساختمان اتمی اجسام بپردازیم. همان‌طور که می‌دانیم اتم دارای یک هسته مرکزی شامل تعدادی پروتون (برابر عدد اتمی عنصر) و حدود همان تعداد نوترون می‌باشد. در اطراف هسته، الکترونها به تعداد مساوی با پروتونها قرار گرفته‌اند. از آنجا که پروتون دارای بار الکتریکی مثبت برابر بار الکتریکی الکترون است، هر اتم از نظر بار الکتریکی خنثی می‌باشد. بر اساس مدل اتمی بوهر[1] تجمع الکترونها در اطراف هسته را می‌توان به صورت پوسته‌هایی در نظر گرفت. هر چه یک پوسته الکترونی از مرکز اتم دورتر باشد انرژی وابستگی الکترونهای آن به هسته کمتر خواهد بود. در هر اتم، الکترونهای آخرین پوسته را الکترونهای ظرفیت می‌نامند.

در فلزات چگونگی کنار هم قرار گرفتن اتمها به گونه‌ای است که برای الکترونهای ظرفیت نیروی وابستگی به هسته اتم ناچیز بوده و در دمای معمولی این الکترونها تعلق خاصی به اتم معینی نداشته و از آزادی لازم برای جابه‌جایی در فضای بین اتمها برخوردارند. جابه‌جایی این الکترونها دارای جهت مشخصی نبوده و در حقیقت یک حرکت تصادفی است، به طوری که باعث ایجاد تراکم بار الکتریکی در هیچ نقطه‌ای نمی‌شود. این الکترونهای ظرفیت را که آزادانه در فضای درون فلز حرکت می‌کنند، **الکترونهای آزاد** گویند.

چگالی الکترونهای آزاد در فلزات، در حدود چگالی اتمی آنها و حدوداً برابر 10^{23} الکترون در سانتیمتر مکعب است. اگر در نظر بگیریم که با دور شدن هر الکترون آزاد از اتمی که به آن تعلق داشته است یک یون مثبت بر جای می‌ماند، می‌توان ساختمان داخلی فلز را توسط شبکه‌ای از یونهای ثابت و الکترونهای آزادی که در اطراف آنها حرکت می‌کنند نمایش داد.

یونهای ثابت در حقیقت نمایش مجموعه هسته اتم و الکترونهای وابسته به آن هستند و

1. *Bohr*

به صورت زیر خواهد بود:

$$J = \rho v = (nq)v \qquad (۱-۲)$$

که با توجه به رابطه ۱-۱ می‌توان نوشت

$$J = (nq\mu_e)E = \sigma E \qquad (۱-۳)$$

در رابطه اخیر $\sigma = nq\mu_e$ رسانایی ویژه فلز برحسب $(\Omega - cm)^{-1}$ است. رابطه ۱-۳ در واقع نمایش نقطه‌ای قانون اهم بوده و بیانگر این حقیقت است که در فلز چگالی جریان متناسب با میدان الکتریکی اِعمال شده می‌باشد.

۱-۲ نیمه‌هادیها

نیمه‌هادیها گروهی از مواد هستند که از نظر توانایی هدایت الکتریکی، بین هادی و عایق قرار دارند. موضوع جالب توجه در مورد نیمه‌هادیها این است که هدایت الکتریکی آنها تحت تأثیر عواملی چون تحریک نوری، افزایش دما و تغییر میزان ناخالصی به نحو قابل ملاحظه‌ای تغییر می‌یابد. این خاصیت مهم مبنای کار بسیاری از قطعه‌های نیمه‌هادی است که در الکترونیک مورد استفاده قرار می‌گیرند.

هدایت الکتریکی در نیمه‌هادیها توسط دو نوع حامل بار الکتریکی یعنی الکترونهای آزاد و حفره‌ها صورت می‌گیرد. در این مواد الکترونهای ظرفیت نمی‌توانند آزادانه به هر سو حرکت نمایند، بلکه در پیوندهای کووالان بین اتمها محصورند. مهمترین نیمه‌هادیها در الکترونیک سیلیکن (Si) و ژرمانیم (Ge) هستند. این دو عنصر، علیرغم داشتن چهار الکترون ظرفیت، در دمای معمولی از هدایت الکتریکی خوبی برخوردار نیستند. در دمای صفر مطلق بلورهای سیلیکن و ژرمانیم همانند عایق عمل می‌کنند (زیرا چهار الکترون ظرفیت هر اتم در پیوندهای کووالان چهار اتم مجاور خود قرار گرفته‌اند و نمی‌توانند همانند الکترونهای ظرفیت در فلزات آزادانه به هر سو حرکت نمایند). در شکل ۱-۲ ساختمان شبکه بلوری سیلیکن نمایش داده شده است.

همان‌طور که ملاحظه می‌شود هر دو اتم مجاور در یک پیوند کووالان دو الکترون در حالت اشتراک دارند. به زبان مکانیک کلاسیک می‌توان گفت که این الکترونها در مدارهایی به دور هسته هر دو اتم می‌چرخند. انرژی لازم برای شکستن پیوند کووالان و آزاد کردن یک الکترون را انرژی **عرض نوار** گویند و آن را با E_G نمایش می‌دهند. این نامگذاری بر مبنای نظریه ادغام ترازهای انرژی



شکل ۱-۳: نحوه ایجاد حفره در یک پیوند کووالان اتمهای بلور سیلیکن

در این صورت در بلور خالص، همیشه با زوج الکترون آزاد و حفره سر و کار داریم. یعنی به ازای هر حفره یک الکترون آزاد و بالعکس خواهیم داشت. به عبارت دیگر در بلور خالص همواره و در هر دما تعداد حفره‌ها و الکترونهای آزاد با هم مساویند.

همان‌طور که قبلاً یادآور شدیم در نیمه‌هادیها نه تنها الکترونهای آزاد، بلکه حفره‌ها نیز به صورت حاملهای بار الکتریکی در هدایت جریان دخالت می‌نمایند. هر حفره ـ که عملاً جای خالی یک بار منفی است ـ در واقع نمایانگر یک بار مثبت است. برای روشنتر شدن این موضوع یادآور می‌شویم که هر اتم سیلیکن که در شکلهای ۱-۲ و ۱-۳ به صورت یک یون با چهار بار مثبت و چهار الکترون در اطراف آن نشان داده شده است، از نظر بار الکتریکی خنثی است. بنابراین وقتی یک پیوند شکسته و یک الکترون آزاد می‌شود، مجموعه باقیمانده که شامل یک حفره است عملاً دارای بار مثبت خواهد بود. اما تنها دارا بودن بار مثبت برای شرکت حفره‌ها در جریان الکتریکی کافی نیست، بلکه جابه‌جایی این حاملهای بار مثبت است که مؤلفه‌ای از جریان الکتریکی را به وجود می‌آورد. آیا اتم شامل حفره به جا مانده پس از جدا شدن یک الکترون آزاد می‌تواند تحت تأثیر میدان الکتریکی حرکت کند؟ یقیناً جواب این سؤال منفی است. زیرا اگر اتمهای بلور به هر دلیل جابه‌جا شوند ساختمان بلوری به هم ریخته و نیمه‌هادی ممکن است بسیاری از خواص خود را از دست بدهد. البته چنین حالتی نمی‌تواند با اِعمال شدت میدانهای معمولی رخ دهد. در واقع نحوه حرکت حفره‌ها و شرکت آنها در جریان الکتریکی در نیمه‌هادی به این صورت است که وقتی با رها شدن یک الکترون آزاد از یک پیوند کووالان یک حفره بر جای ماند، یک الکترون ظرفیت از یک پیوند مجاور می‌تواند به آسانی پیوند خود را شکسته و حفره قبلی را پر نماید. با این کار حفره جدیدی به وجود می‌آید که محل آن با محل حفره قبلی متفاوت است. به عبارت دیگر یک جابه‌جایی حفره صورت گرفته است که جهت آن در خلاف جهت انتقال الکترون بوده است. در شکل ۱-۴ این جابه‌جایی به روشنی مشاهده می‌شود. در این شکل علامت ⊙ برای نشان دادن یک

دماهای بالاتر است که تعدادی حامل بار الکتریکی یعنی الکترون آزاد و حفره در نیمه‌هادی به وجود می‌آیند. چون در هر دما تعداد حفره‌های تشکیل شده با تعداد الکترونهای آزاد ایجاد شده برابر است، می‌توان گفت برای یک نیمه‌هادی خالص همواره رابطه

$$n = p = n_i \ (cm^{-3}) \qquad (۱-۴)$$

برقرار است. در این رابطه n و p به ترتیب چگالی حجمی الکترونهای آزاد و حفره‌ها می‌باشند و n_i را چگالی خالص می‌نامند. در فیزیک الکترونیک نشان داده می‌شود که بین چگالی خالص n_i، دمای مطلق T (برحسب درجه کلوین) و عرض نوار انرژی E_G (برحسب eV) رابطه مهم زیر برقرار است:

$$n_i^2 = BT^3 e^{-E_G/KT} \qquad (۱-۵)$$

در این رابطه، B یک پارامتر وابسته به جنس نیمه‌هادی است که مقدار آن برای سیلیکن برابر $۵/۴ \times ۱۰^{۳۱}$ و برای ژرمانیم برابر $۳/۵ \times ۱۰^{۳۱}$ است. K، ثابت بولتزمن است و برابر با $۸/۶۲ \times ۱۰^{-۵} eV/^\circ K$ می‌باشد. همچنین E_G برای سیلیکن در دمای معمولی $۱/۱ eV$ و برای ژرمانیم $۰/۷۲ eV$ است. برای بلورهای سیلیکن و ژرمانیم که در ساخت قطعه‌های الکترونیکی به‌کار می‌روند، مقادیر چگالی خالص در دمای معمولی ($۲۵^\circ C$) به صورت زیر است:

سیلیکن $\quad n_i = ۱/۵ \times ۱۰^{۱۰} \ cm^{-۳}$

ژرمانیم $\quad n_i = ۲/۵ \times ۱۰^{۱۳} \ cm^{-۳}$

همان‌طور که ملاحظه می‌شود چگالی حاملهای بار الکتریکی در نیمه‌هادی خالص و در دمای معمولی در مقایسه با چگالی الکترونهای آزاد در فلزات ($۱۰^{۲۳} \cong cm^{-۳}$) بسیار ناچیز بوده و درنتیجه قابلیت هدایت الکتریکی نیمه‌هادی خالص در دمای معمولی میلیونها برابر کمتر از رسانایی فلزات است.

برای بالا بردن چگالی حاملهای آزاد در نیمه‌هادیها، می‌توان با تزریق درصد ناچیزی از یک عنصر سه یا پنج ظرفیتی به بلور، آن را تغلیظ نمود. خواهیم دید که تزریق عناصر پنج ظرفیتی از قبیل آنتیموان (Sb)، فسفر (P) و آرسنیک (As) باعث افزایش چگالی الکترونهای آزاد در بلور خواهد شد. بدین لحاظ به ناخالصیهای پنج ظرفیتی **ناخالصی نوع N** یا **ناخالصی بخشنده** گویند. از طرف دیگر افزایش عناصر سه ظرفیتی، موجب بالا رفتن چگالی حاملهای مثبت یا حفره‌ها در بلور می‌شود. ناخالصیهای سه ظرفیتی را **ناخالصی نوع P** یا **ناخالصی پذیرنده** می‌نامند. از جمله ناخالصیهای نوع P می‌توان عناصر سه ظرفیتی ایندیم (In)، گالیم (Ga) و بور (B) را نام برد.



شکل ۱-۶: نمایش ساختمان شبکه بلوری سیلیکن با ناخالصی پذیرنده ایندیم

در اینجا ذکر این نکته لازم است که میزان ناخالصی لازم، برای اینکه در رسانایی یک نیمه‌هادی تغییر قابل توجهی ایجاد شود بسیار ناچیز است. مثلاً اگر به ازای هر $۱۰^۸$ اتم سیلیکن فقط یک اتم ناخالصی اضافه شود در دمای $۳۰\ ^\circ C$ رسانایی ویژه آن حدوداً ۲۴۰۰۰ برابر می‌شود! (دلیل این مطلب را طی مثال ۱-۱ در پایان این بخش خواهیم دید.)

تزریق اتمهای ناخالصی نوع N نه تنها باعث افزایش تعداد الکترونهای آزاد می‌شود، بلکه تعداد حفره‌ها را از میزان مربوط به نیمه‌هادی خالص کاهش می‌دهد. زیرا با افزایش الکترونهای آزاد شانس ترکیب مجدد آنها با حفره‌ها افزایش یافته و تعدادی از حفره‌های موجود در اثر این نوع ترکیبها از بین می‌روند. به همین ترتیب در نیمه‌هادی نوع P تعداد الکترونهای آزاد از تعداد آنها در نیمه‌هادی خالص کمتر است.

چگالی اتمهای ناخالصی بخشنده را با N_D و چگالی اتمهای ناخالصی پذیرنده را با N_A نمایش می‌دهند. با فرض اینکه به ازای هر $۱۰^۸$ اتم سیلیکن یک اتم ناخالصی تزریق شود، N_D و N_A در حدود $۱۰^{۱۵} cm^{-۳}$ خواهند بود. این عدد از چگالی خالص یعنی چگالی الکترونهای آزاد و حفره‌ها در یک بلور سیلیکن خالص ($\cong ۱۰^{۱۰}\ cm^{-۳}$) خیلی بزرگتر است. از این‌رو می‌توان گفت در یک نیمه‌هادی نوع N، اکثریت حاملهای بار الکتریکی را الکترونهای آزاد تشکیل می‌دهند. به همین دلیل در نیمه‌هادی نوع N، الکترونهای آزاد را **حاملهای اکثریت** و حفره‌ها را **حاملهای اقلیت** گویند. همچنین در یک نیمه‌هادی نوع P، اکثریت حاملهای بار الکتریکی حفره‌ها هستند. در این نوع نیمه‌هادی حفره‌ها حاملهای اکثریت و الکترونهای آزاد حاملهای اقلیت هستند. هدایت الکتریکی در نیمه‌هادی عمدتاً توسط حاملهای اکثریت صورت می‌گیرد. بنابراین در نیمه‌هادی نوع N، الکترونهای آزاد و در نیمه‌هادی نوع P، حفره‌ها عامل عمده هدایت جریان الکتریکی هستند.

در بررسیهای نظری نشان داده می‌شود که چگالی حفره‌ها (p) و چگالی الکترونهای آزاد (n) در

مثال ۱-۱: اگر در دمای $300\ ^{\circ}K$ به یک قطعه بلور سیلیکن خالص، اتمهای ناخالصی نوع N با چگالی $N_D = 0{,}5 \times 10^{15}\ cm^{-3}$ اضافه کنیم رسانایی ویژه آن چند برابر می‌شود؟

حل:

در بلور سیلیکن خالص هم حفره‌ها و هم الکترونهای آزاد در هدایت الکتریکی دخالت دارند. بنابراین با توجه به رابطه ۱-۳ می‌توان نوشت

$$\sigma_I = q n_i (\mu_n + \mu_p)$$

اما برای بلور ناخالص چگالی الکترونهای آزاد تقریباً برابر N_D و چگالی حفره‌ها برابر n_i^2/N_D است و در این صورت رسانایی ویژه از رابطه زیر به دست می‌آید:

$$\sigma_N = q \left[N_D \mu_n + (n_i^2 / N_D) \mu_p \right]$$

و نسبت رساناییهای ویژه برابر

$$\frac{\sigma_N}{\sigma_I} = \frac{\left[N_D \mu_n + (n_i^2 / N_D) \mu_p \right]}{n_i (\mu_n + \mu_p)}$$

خواهد بود. چون برای سیلیکن در دمای مورد نظر $\mu_n = 1300\ cm^2/V.Sec$ و $\mu_p = 500\ cm^2/V.Sec$ است، نسبت فوق به صورت زیر محاسبه می‌شود:

$$\frac{\sigma_N}{\sigma_I} = \frac{0{,}5 \times 10^{15} \times 1300 + \left[1{,}5^2 \times 10^{20} / (0{,}5 \times 10^{15}) \right] \times 500}{1{,}5 \times 10^{10} (1300 + 500)} \cong 24074$$

یعنی رسانایی ویژه بلور حدوداً ۲۴۰۰۰ برابر شده است.

■

۱-۴ مؤلفه‌های جریان الکتریکی در نیمه‌هادیها

همان‌طور که می‌دانیم مبنای ایجاد جریان الکتریکی در اجسام جابه‌جایی بارهای الکتریکی است. البته چنانچه این جابه‌جایی به صورت تصادفی و بدون داشتن یک جهت مشخص انجام پذیرد جریان الکتریکی به وجود نمی‌آید. در نیمه‌هادیها هر دو نوع حامل بار الکتریکی یعنی الکترونهای آزاد و حفره‌ها در ایجاد جریان دخالت دارند. جابه‌جایی این حاملها ممکن است تحت تأثیر یک میدان الکتریکی صورت پذیرد، که در این صورت آن را **جریان هدایتی** گویند. پدیده دیگری با نام **انتشار** نیز در جابه‌جایی حاملهای بار الکتریکی در نیمه‌هادیها مؤثر است که جریان ناشی از آن را **جریان** انتشاری (نفوذی) گویند.

RuEB

روابط مذکور بیانگر این واقعیت است که در نیمه‌هادیهای ناخالص عملاً حاملهای اکثریت هستند که در ایجاد جریان هدایتی نقش دارند و از جریان مربوط به حاملهای اقلیت می‌توان چشم‌پوشی نمود.

جریان انتشاری

این جریان ناشی از عدم یکنواختی تراکم حاملهای بار الکتریکی در نیمه‌هادی بوده و بدون وجود میدان الکتریکی خارجی می‌تواند برقرار شود. در شکل ۱-۸ یک قطعه نیمه‌هادی نوع P که در آن چگالی حفره‌ها از سمت چپ به راست به صورت نمایی کاهش می‌یابد نشان داده شده است (در هر نقطه چگالی حفره‌ها برابر چگالی اتمهای ناخالصی پذیرنده است). اگر فرض کنیم بلور توسط صفحه فرضی C در محل نشان داده شده قطع شود، در طرفین این صفحه و درست در نزدیکی آن، چگالی حفره‌ها در سمت راست کمتر از سمت چپ می‌باشد. طبیعی است که در اثر حرکت تصادفی حفره‌ها تعدادی از آنها از این صفحه فرضی عبور خواهند کرد. اما از آنجا که تعداد حفره‌ها در سمت چپ این صفحه بیشتر است و با توجه به اینکه حرکت تصادفی حفره‌ها یک پدیده آماری است، واضح است که احتمال عبور حفره‌ها از سمت چپ صفحه به طرف راست آن بیشتر از احتمال گذشتن آنها در خلاف این جهت است. به عبارت دیگر در هر مقطع از بلور، جریانی از حفره‌ها به سمت راست برقرار خواهد بود. این جریان که ناشی از انتشار حاملها از ناحیه با تراکم بیشتر به ناحیه با تراکم کمتر است را جریان‌انتشاری گویند. بر طبق قانون انتشار، چگالی جریان انتشاری با گرادیان بارهای الکتریکی متناسب است. ضریب این تناسب، ثابت انتشار نامیده می‌شود.

$$J_p = -qD_p \frac{dp}{dx} \qquad (۱۴-۱)$$



شکل ۱-۸: یک قطعه نیمه‌هادی نوع P، دارای چگالی غیریکنواخت حفره‌ها همراه با منحنی تغییرات چگالی حفره‌ها در طول آن

معادله مذکور شدت میدان الکتریکی داخلی ناشی از گرادیان چگالی ناخالصیهای پذیرنده در هر نقطه از قطعه نیمه‌هادی شکل ۱-۸ را بیان می‌کند. مقدار V_T در دمای $300\ ^\circ K$ تقریباً برابر $26\ mV$ است. در جدول ۱-۱ مقادیر بعضی پارامترهای مهم نیمه‌هادیهای سیلیکن و ژرمانیم در دمای $300\ ^\circ K$ ارائه شده است.

جدول ۱-۱: مقادیر بعضی پارامترهای مهم نیمه‌هادیهای سیلیکن و ژرمانیم

پارامتر	سیلیکن	ژرمانیم
عدد اتمی	۱۴	۳۲
وزن اتمی (g)	۲۸/۱	۷۲/۶
جرم حجمی (g/cm^3)	۲/۳۳	۵/۳۲
ضریب دی‌الکتریک نسبی ε_r	۱۲	۱۶
عرض نوار انرژی E_G (eV)	۱/۱	۰/۷۲
مقاومت ویژه σ^{-1} ($\Omega-cm$)	۲۳۰۰۰۰	۴۵
قابلیت تحرک الکترون آزاد μ_n ($cm^2/V\text{-}sec$)	۱۳۰۰	۳۸۰۰
قابلیت تحرک حفره μ_p ($cm^2/V\text{-}sec$)	۵۰۰	۱۸۰۰
ثابت انتشار الکترون آزاد D_n (cm^2/sec)	۳۴	۹۹
ثابت انتشار حفره D_p (cm^2/sec)	۱۳	۴۷

مثال ۱-۲: توزیع چگالی الکترونهای آزاد در یک نمونه نیمه‌هادی در شکل ۱-۹ نمایش داده شده است.

الف) تغییرات میدان‌الکتریکی داخلی به‌وجود آمده چگونه خواهدبود؟ عبارت آن را به‌دست آورید.

ب) در صورتی که بخواهیم مقدار اختلاف پتانسیل داخلی بین دو نقطه a و b در دمای معمولی برابر $180\ mV$ گردد، نسبت $n(0)$ به n_0 چه مقدار باید باشد؟

حل:

الف) در این نیمه‌هادی جهت میدان الکتریکی داخلی ایجاد شده باید در جهت مثبت محور xها باشد و چون $\frac{dn}{dx}$ منفی است، با توجه به معادله ۱-۱۸ معادله میدان الکتریکی به صورت زیر خواهد بود:

$$E(x) = -\frac{V_T}{n(x)}\frac{dn}{dx}$$

اما در فاصله $a \le x \le b$ داریم

۱-۵ پیوند $P-N$

یک پیوند $P-N$ از کنار هم قرار گرفتن نیمه‌هادیهای نوع P و N به وجود می‌آید. البته چنین پیوندی را نمی‌توان از به هم چسباندن دو قطعه بلور به دست آورد، بلکه در ناحیه پیوند، ساختمان بلور باید پیوستگی خود را حفظ کرده باشد. برای آشنایی با نحوه شکل گرفتن یک پیوند $P-N$ به بحث کوتاهی در این زمینه می‌پردازیم.

۱-۵-۱ روش ساخت پیوند $P-N$

ساخت قطعه‌های نیمه‌هادی با به کارگیری مجموعه‌ای از هنر و فن‌آوری در حال گسترش است. برای دستیابی به نتایج رضایتبخش، تمامی قطعه باید از یک ساختمان بلوری همگون برخوردار باشد. رشد بلور سیلیکن می‌تواند بدین شکل صورت گیرد که یک قطعه کوچک بلور را با سطح مقداری سیلیکن مذاب در تماس قرار داده و آن را بیرون بکشیم (شکل ۱-۱۰-الف). بدین ترتیب قطعه بلور اولیه به صورت یک نقطه شروع (هسته) برای رشد بلور جدید عمل نموده و یک استوانه سیلیکن حاصل می‌شود. چنانچه بلور مذاب شامل مقداری ناخالصی بخشنده باشد، در این صورت بلور حاصل از نوع N خواهد بود. در صورتی که در مرحله‌ای از فرایند رشد، مقداری از عناصر پذیرنده به بلور مذاب افزوده شود، از آن پس بلور نوع P شکل می‌گیرد. مرز متالورژیکی بین دو قسمت P و N را یک **پیوند رشد یافته** می‌نامند.

چنانچه یک قرص کوچک از عنصر سه ظرفیتی مانند ایندیم را بر روی یک لایه سیلیکن نوع N (برش داده شده از یک قطعه سیلیکن) قرار داده و تا دمای مناسبی حرارت دهیم، بخش کوچکی از



شکل ۱-۱۰: روشهای ساخت پیوند $P-N$

RNUEB



شکل ۱-۱۱: نحوه تشکیل ناحیه تهی به عرض W در اطراف پیوند $P-N$

حاملهای بار الکتریکی آزاد تخلیه می‌شود. این ناحیه را **ناحیه تهی** یا **ناحیه انتقال** گویند. در بخش
از ناحیه تهی که در طرف N قرار دارد یونهای مثبت ساکن و در طرف P یونهای منفی ساکن قر
گرفته‌اند. به همین دلیل ناحیه تهی را **ناحیه بار فضایی** (SCR)[1] نیز می‌گویند. جهت میدا
الکتریکی ایجاد شده در ناحیه تهی به گونه‌ای است که از انتشار بیشتر حاملهای بار آزاد جلوگیری
عمل آورده و بنابراین باعث محدود ماندن عرض ناحیه تهی می‌شود. وجود بارهای ساکن در طرفی
پیوند، یک اختلاف پتانسیل الکتریکی داخلی نیز بین دو ناحیه N و P به وجود می‌آورد. برا
محاسبه این اختلاف پتانسیل (V_0) باید از رابطه ۱-۱۸ و نیز رابطه اختلاف پتانسیل و شدت میدا
الکتریکی $(E = -dV/dx)$ استفاده نمود. رابطه‌ای که برای اختلاف پتانسیل در ناحیه تهی به دس
می‌آید به صورت زیر است:

$$dV = -V_T \frac{dp(x)}{p(x)} \qquad (۱-۱۹)$$

اگر از رابطه فوق در فاصله $-x_P$ تا x_N انتگرال بگیریم و در نظر داشته باشیم که چگالی حفره‌ها
ناحیه P برابر چگالی اتمهای ناخالصی پذیرنده (N_A) و چگالی حفره‌ها در ناحیه N برابر
$p_N \cong n_i^2/N_D$ است، برای اختلاف پتانسیل مدار باز V_0 معادله زیر حاصل می‌شود:

$$V_0 = V_T Ln \frac{N_A N_D}{n_i^2} \qquad (۱-۲۰)$$

اختلاف پتانسیل مدار باز را **اختلاف پتانسیل تماس** نیز می‌گویند.

در رابطه ۱-۲۰، N_A و N_D به ترتیب چگالی ناخالصیهای پذیرنده و بخشنده و n_i چگالی
خالص است. به عنوان مثال اگر برای یک پیوند $P-N$ از جنس سیلیکن $N_A \cong 10^{15}\ cm^{-3}$

[1] *Space Charge Region*

$$E(x) = -\frac{dV}{dx} = \int \frac{\rho}{\varepsilon}\, dx \qquad (۱-۲۲)$$

در شکل ۱-۱۳ تغییرات شدت میدان الکتریکی با انتگرالگیری از تغییرات چگ
الکتریکی رسم شده است. همان‌طور که مشاهده می‌شود شدت میدان الکتریکی در مح
حداکثر و در ناحیه تهی کلاً منفی است. مقدار E_0 را می‌توان از انتگرال موجود در رابطه
فاصله $-x_p$ تا صفر یا x_N تا صفر محاسبه نمود.

$$E_0 = \int_{-x_p}^{0} \left(\frac{-qN_A}{\varepsilon}\right) dx = -\frac{qN_A x_P}{\varepsilon} \qquad (۱-۲۳)$$

$$E_0 = \int_{x_N}^{0} \left(\frac{qN_D}{\varepsilon}\right) dx = -\frac{qN_D x_N}{\varepsilon} \qquad (۱-۲۴)$$

از روابط ۱-۲۳ و ۱-۲۴ می‌توان نتیجه گرفت

$$\mathscr{P} \quad N_A x_P = N_D x_N \qquad (۱-۲۵)$$

از رابطه فوق چنین بر می‌آید که اگر $N_A > N_D$ باشد، الزاماً $x_N > x_P$ خواهد بود. به ع
می‌توان گفت که پیشرفت ناحیه تهی در طرفی که چگالی آن کمتر است بیشتر می‌باشد.
تغییرات پتانسیل الکتریکی در طول ناحیه تهی را می‌توان با انتگرالگیری از تغیی
میدان الکتریکی به دست آورد.

$$V = -\int E\, dx \qquad (۱-۲۶)$$

در شکل ۱-۱۴ منحنی تغییرات پتانسیل الکتریکی در ناحیه تهی نشان داده شده اس
پتانسیل V_j بین دو طرف پیوند، همان اختلاف پتانسیل تماس معرفی‌شده در رابطه ۱-
اختلاف پتانسیل در حقیقت مانع نفوذ بیشتر حفره‌ها و الکترونهای آزاد در طول ناحی
همانند سدی در مقابل آنها قرارگرفته است.



شکل ۱-۱۳: نمایش تغییرات شدت میدان الکتریکی در ناحیه تهی پیوند $P-N$ شکل

و از رابطه ۱–۲۸ داریم

$$x_N = \left[\frac{۲\times ۱۲\times ۸/۸۵۴\times ۱۰^{-۱۴}\times ۰/۶۳۸}{۱/۶\times ۱۰^{-۱۹}\times ۱۰^{۱۶}(۱+۱۰)}\right]^{۱/۲} \cong ۸/۷\times ۱۰^{-۶}\,cm = ۰/۰۸۷\,\mu m$$

با توجه به رابطه ۱–۲۵

$$x_P = \frac{N_D}{N_A}x_N = ۸/۷\times ۱۰^{-۵}\,cm = ۰/۸۷\,\mu m$$

$$W = x_P + x_N \cong ۰/۹۵۷\,\mu m$$

ب) از معادله ۱–۲۳ داریم

$$E_{max} = E_{۰} = -\frac{qN_A x_P}{\varepsilon} = -\frac{۱/۶\times ۱۰^{-۱۹}\times ۱۰^{۱۵}\times ۸/۷\times ۱۰^{-۵}}{۱/۰۶\times ۱۰^{-۱۲}} \cong -۱/۳۱\times ۱۰^{۴}\,V/cm$$

این حداکثر در نقطه $x = ۰$ اتفاق می‌افتد.

ج) اگر اختلاف پتانسیل تماس و عرض ناحیه تهی را در این حالت به ترتیب با $V_{۰}'$ و W' نمایش دهیم، خواهیم داشت

$$V_{۰}' = V_{۰} + ۲V_T \,Ln\, K$$

$$W' = \left[\frac{۲\varepsilon}{qK}V_{۰}\left(\frac{۱}{N_A}+\frac{۱}{N_D}\right) + \frac{۴\varepsilon}{q}V_T\frac{Ln\,K}{K}\left(\frac{۱}{N_A}+\frac{۱}{N_D}\right)\right]^{۱/۲}$$

جمله دوم در عبارت اخیر با توجه به مقدار کوچک V_T نسبت به $V_{۰}$ قابل صرف‌نظر بوده و لذا $W' \cong \frac{W}{\sqrt{K}}$ است. بنابراین با افزایش میزان ناخالصیها عرض ناحیه تهی کاهش می‌یابد.

■

۱–۷ اتصال پیوند $P-N$ به ولتاژ خارجی

در این بخش نحوه عملکرد یک پیوند $P-N$ با وجود ولتاژ خارجی که به دو سر آن اِعمال می‌شود مورد مطالعه قرار می‌گیرد. در حقیقت می‌خواهیم وضعیت جریان الکتریکی را در این شرایط بررسی نماییم.

اتصال یک منبع ولتاژ به دو سر یک پیوند را **بایاس کردن**[1] آن پیوند می‌نامند. چنانچه قطب مثبت یک منبع ولتاژ را به نیمه‌هادی P و قطب منفی آن را به نیمه‌هادی N وصل کنیم، بایاس را

---

1. Biasing

الکترونهای آزاد را از خود دور نموده و به طرف محل پیوند می‌فرستد. همین طور حفره‌های ناحیه P تحت تأثیر دافعه پتانسیل قطب مثبت منبع به سمت ناحیه پیوند انتشار می‌یابند.با نزدیک شدن ولتاژ V_d به پتانسیل تماس $V_\circ$ نفوذ حفره‌ها از طرف P به N و انتشار الکترونهای آزاد در جهت مخالف شروع می‌شود. با افزایش ولتاژ، انتشار حاملها شدت بیشتری گرفته و جریان افزایش می‌یابد. با توجه به اینکه جهت انتشار الکترونهای آزاد در خلاف جهت انتشار حفره‌ها است، جریان الکتریکی ناشی از آنها، هم جهت بوده و جریان کل مدار برابر مجموع جریان انتشاری حفره‌ها و الکترونهای آزاد خواهد بود. ازدیاد ولتاژ خارجی V_d از مقدار $V_\circ$ باعث افزایش نمایی جریان و در نتیجه افزایش سریع افت ولتاژ روی نواحی خنثی می‌شود. افزایش این افت ولتاژ به نوبه خود موجب می‌شود که ولتاژ V_j همواره مقداری مثبت باقی بماند. این بدان معنی است که حتی در بایاس مستقیم، ارتفاع سد پتانسیل کاملاً به صفر نمی‌رسد.

به بیان دیگر، در این حالت عرض ناحیه تهی هر چند که بسیار کوچک است، اما صفر نمی‌شود. همان‌طور که ملاحظه کردیم، در بایاس مستقیم جریان پیوند P–N را عمدتاً انتشار حاملهای اکثریت تشکیل می‌دهند. ناگفته نماند که حفره‌های طرف P پس از تزریق به ناحیه N، در این ناحیه حامل اکثریت نیستند. به همین دلیل این حفره‌های تزریقی را در ناحیه N **حاملهای اقلیت اضافی** می‌نامند. همچنین به الکترونهای آزاد تزریق شده از طرف N به ناحیه P حاملهای اقلیت اضافی این ناحیه گفته می‌شود.

بایاس معکوس

در شکل ۱–۱۵ چنانچه جای قطبهای منبع ولتاژ (که در این حالت آن را V_r می‌نامیم) را عوض کنیم، یعنی طرف N را به قطب مثبت و طرف P را به قطب منفی وصل نماییم؛ قطب مثبت منبع، الکترونهای آزاد نیمه‌هادی N را به طرف خود جذب نموده و آنها را از محل پیوند دور می‌کند. همچنین قطب منفی منبع باعث جذب حفره‌های ناحیه P از محل پیوند می‌شود. بدین ترتیب عرض ناحیه تهی افزایش می‌یابد. در این حالت جهت ولتاژ منبع طوری است که باعث تقویت شدت میدان الکتریکی در ناحیه تهی و در نتیجه افزایش ارتفاع سد پتانسیل (شکل ۱–۱۴) پیوند شده ($V_j = V_\circ + V_r$) و از نفوذ حاملهای اکثریت نیمه‌هادی P یعنی حفره‌ها به سمت راست و همچنین انتشار حاملهای اکثریت نیمه‌هادی N یعنی الکترونهای آزاد به سمت چپ پیوند جلوگیری می‌نماید. بنابراین در این حالت جریان حاملهای اکثریت صفر بوده و فقط حاملهای اقلیت (حفره‌ها در N و الکترونهای آزاد در P) می‌توانند به سادگی از محل پیوند عبور نمایند.

RNuEB

۱–۸ خلاصه

- عرض نوار انرژی ملاک اصلی تمایز بین جامدات از نظر قابلیت هدایت الکتریکی است.
- عامل هدایت الکتریکی در فلزات الکترونهای آزاد هستند.
- در نیمه‌هادیها، هم حاملهای بار منفی (الکترونهای آزاد) و هم حاملهای بار مثبت (حفره‌ها) در ایجاد جریان الکتریکی دخالت دارند.
- در بلور نوع P حفره‌ها را حاملهای بار اکثریت و الکترونهای آزاد را حاملهای بار اقلیت می‌نامند و در بلور نوع N برعکس.
- در فلزات، تنها مؤلفه جریان هدایتی وجود دارد که چگالی آن از رابطه زیر به دست می‌آید:

$$J = \rho v = (nq\mu_e)E$$

- جریان در نیمه‌هادیها دارای دو مؤلفه است، یکی جریان هدایتی و دیگری جریان انتشاری.

$$J_N = (N_D q\mu_n)E + qD_n\frac{dn}{dx} \quad \text{(بلور نوع } N\text{)}$$

$$J_P = (N_A q\mu_p)E - qD_p\frac{dp}{dx} \quad \text{(بلور نوع } P\text{)}$$

- دریک پیوند P–N مدار باز، انتشار حاملهای اکثریت باعث ایجاد یک ناحیه تهی در محل پیوند می‌شود. در این ناحیه یک سد پتانسیل الکتریکی به وجود می‌آید که از انتشار بیشتر حاملها جلوگیری می‌کند.
- در یک پیوند P–N پیشرفتگی ناحیه تهی در طرفی که دارای چگالی ناخالصی کمتری است بیشتر می‌باشد ($N_A x_P = N_D x_N$).
- با اِعمال ولتاژ مستقیم به پیوند P–N، عرض ناحیه‌تهی و ارتفاع سد پتانسیل کاهش می‌یابد.
- با اِعمال ولتاژ معکوس به پیوند P–N، عرض ناحیه‌تهی و ارتفاع سد پتانسیل افزایش‌می‌یابد.

۱–۹ مسائل

۱. مقاومت یک سیم مسی به قطر $۱/۰۳\ mm$ برابر $۲/۱۴ \times ۱۰^{-۴}\ \Omega/cm$ است. در صورتی که بدانیم چگالی الکترونهای آزاد در مس $۸/۴ \times ۱۰^{۲۸}\ m^{-۳}$ است و با فرض اینکه چگالی جریان برابر $۲ \times ۱۰^{۶}\ A/m^{۲}$ باشد، مطلوبست محاسبه:

الف) مقدار جریان

ب) رسانایی ویژه سیم

۱۰. در یک قطعه بلور چگالی حفره‌ها ۵ برابر چگالی الکترونهای آزاد است. اگر با تزریق ناخالصی مناسب به این بلور، چگالی الکترونهای آزاد را تا ۳ برابر چگالی حفره‌ها افزایش دهیم، مقاومت ویژه بلور با چه نسبتی تغییر می‌کند؟ (فرض کنید $\mu_n = ۳\,\mu_p$)

۱۱. در یک نمونه ژرمانیم چگالی ناخالصی نوع N برابر $۱۰^{۱۴}\,cm^{-۳}$ و چگالی ناخالصی نوع P برابر $۷ \times ۱۰^{۱۳}\,cm^{-۳}$ است. در دمای معمولی، مقاومت ویژه ژرمانیم خالص برابر $۶۰\,\Omega-cm$ است. در صورتی که چگالی جریان هدایتی کل برابر $۵۲/۳\,mA/cm^{۲}$ باشد، شدت میدان الکتریکی اِعمال شده چقدر است؟

۱۲. یک قطعه بلور نوع P با $N_A = ۶ \times ۱۰^{۱۴}\,cm^{-۳}$ در اختیار داریم. به این بلور به طور یکنواخت مقداری فسفر اضافه می‌کنیم. چگالی اتمهای فسفر را برای هر یک از حالتهای زیر تعیین کنید:

الف) چگالی الکترونهای آزاد در بلور حاصل $۱۰^{۶}$ برابر چگالی حفره‌ها شود $(n_i = ۲/۵ \times ۱۰^{۱۱}\,cm^{-۳})$

ب) مقاومت ویژه بلور حاصل K برابر بلور اولیه شود. (فرض کنید $\frac{\mu_n}{\mu_p} = b$، جواب را به صورت پارامتری بیان کنید و در صورت امکان در مورد مقادیر مناسب K بحث کنید.)

۱۳. به یک قطعه نیمه‌هادی از جنس ژرمانیم در دمای معمولی، اتمهای ناخالصی پذیرنده اضافه شده است. اگر مقاومت کل قطعه که دارای طول یک سانتیمتر و سطح مقطع ۲۰ میلیمتر مربع است برابر ۴۰ اهم باشد.

الف) میزان چگالی ناخالصی (N_A) اضافه شده به قطعه را به دست آورید.

ب) اگر به همین قطعه علاوه بر ناخالصی پذیرنده بند (الف) ناخالصی بخشنده نیز با چگالی $N_D = ۳ \times ۱۰^{۱۴}\,cm^{-۳}$ اضافه شود، مقدار مقاومت جدید قطعه را به دست آورید.

۱۴. روابط ۱-۲۷ و ۱-۲۸ متن کتاب را اثبات کنید.

۱۵. دو قطعه بلور سیلیکن در دمای معمولی، یکی از نوع N با $N_D = ۱۰^{۱۶}\,cm^{-۳}$ و دیگری از نوع P با $N_A = ۱۰^{۱۴}\,cm^{-۳}$ موجودند.

الف) چگالی حاملهای اقلیت و اکثریت را در هر یک از این قطعه‌ها محاسبه نمایید.

ب) در صورتی که این دو قطعه دارای سطح مقطع یکسان باشند، اختلاف پتانسیل تماس ناشی از پیوند آنها چه مقدار خواهد بود؟

ج) عرض ناحیه تهی و پیشرفتگی آن را در هر ناحیه محاسبه نمایید.

۱۶. در یک پیوند $P-N$، $N_D = ۱۰^{۱۳}\,cm^{-۳}$ و $N_A = ۱۰^{۱۷}\,cm^{-۳}$ است. این پیوند را در دمای معمولی



شکل م-۱۹

۲۰. منحنی تغییرات چگالی بار الکتریکی در ناحیه تهی یک پیوند $P-N$ در شکل م-۲۰ آمده است.

الف) منحنی تغییرات شدت میدان الکتریکی داخلی در طول این ناحیه را به دست آورده و آن را رسم کنید.

ب) منحنی تغییرات پتانسیل الکتریکی در طول ناحیه تهی را به دست آورده و آن را رسم کنید.

ج) بین مقادیر x_P و x_N چه رابطه‌ای برقرار است؟



شکل م-۲۰

۲-۱ مشخصه ولتاژ ـ جریان

همانند آنچه که در مورد یک پیوند $P-N$ دیدیم، یک دیود نیز می‌تواند به دو صورت به ولتاژ خارجی متصل شود و یا اصطلاحاً بایاس شود. در بایاس مستقیم، آند به قطب مثبت منبع ولتاژ و کاتد به قطب منفی آن متصل می‌شود و در بایاس معکوس جای آند و کاتد عوض می‌شود (شکل ۲-۲).

در بایاس مستقیم دیود، اگر ولتاژ دو سر دیود را به تدریج از صفر افزایش دهیم، در ابتدا جریان کمی از مدار عبور خواهد کرد. همین که ولتاژ مثبت به حد معینی (در حدود ولتاژ تماس پیوند $P-N$) رسید جریان شروع به افزایش می‌نماید. این ولتاژ حدی را **ولتاژ آستانه هدایت** دیود گویند و با V_γ نمایش می‌دهند. V_γ برای دیودهای ژرمانیم حدود ۰٫۲ ولت و برای دیودهای سیلیکن حدود ۰٫۶ ولت می‌باشد (شکل ۲-۳).

برای ولتاژهای بزرگتر از V_γ، به‌ازای تغییرات کوچکی در ولتاژ، جریان به شدت افزایش می‌یابد. این جریان همان‌طور که در مورد پیوند $P-N$ دیدیم از نفوذ حاملهای اکثریت ناشی می‌شود.

در بایاس معکوس دیود، با افزایش ولتاژ معکوس، حاملهای اقلیت بیشتری شروع به حرکت نموده و جریان افزایش می‌یابد تا به اشباع می‌رسد (I_S). پس از آن تغییر ولتاژ تا حد معینی (حد شکست) تغییری در جریان ایجاد نمی‌کند. جهت این جریان از کاتد به آند می‌باشد و به همین دلیل به آن جریان اشباع معکوس می‌گویند. اندازه جریان اشباع معکوس در دیودهای ژرمانیم در حدود میکروآمپر و در دیودهای سیلیکن حدود چند نانوآمپر می‌باشد. در شکل ۲-۳ مشخصه ولتاژجریان برای دو نمونه دیود نشان داده شده است.

در این شکل به منظور نشان دادن تغییرات جریان معکوس، مقیاس برای جریانهای منفی میکروآمپر انتخاب گردیده است. واضح است اگر مقیاس را میلی‌آمپر انتخاب می‌کردیم جریان اشباع معکوس قابل رؤیت نبوده و منحنی در این بخش عملاً بر محور افقی منطبق می‌شد.

می‌توان نشان داد که رابطه جریان ـ ولتاژ برای یک دیود پیوندی به صورت زیر است:

$$i_D \cong I_S \left(e^{v_D/\eta V_T} - 1 \right) \qquad (۱-۲)$$



الف) بایاس مستقیم

ب) بایاس معکوس

شکل ۲-۲: اتصال دیود به یک ولتاژ خارجی



شکل ۲-۴: نمایش مشخصه ولتاژ ـ جریان دیود

گویند و با V_{BR} نمایش می‌دهند (شکل ۲-۴)(ولتاژ شکست دیود به ساختمان پیوند $P-N$ و غلظت ناخالصی آن به نحو نسبتاً شناخته شده‌ای بستگی دارد؛ به گونه‌ای که می‌توان پیوندهایی با ولتاژ شکست معین ساخت. شکست دیود می‌تواند حاصل یکی از دو پدیده شکست **ضرب بهمنی** و شکست زنر[1] باشد)

پدیده شکست ضرب بهمنی

دیدیم که در بایاس معکوس پیوند $P-N$، با ازدیاد ولتاژ معکوس دیود عرض ناحیه تهی بیشتر شده و همچنین شدت میدان الکتریکی در این ناحیه افزایش می‌یابد. در این حالت حاملهای اقلیت در واقع در سراشیبی سد پتانسیل ناشی از پتانسیل داخلی و ولتاژ معکوس اِعمال شده قرار گرفته و سرعت آنها به شدت افزایش می‌یابد. این حاملها با شتاب گرفتن خود می‌توانند با اتمهای سیلیکن واقع در ناحیه تهی برخورد نموده و ضمن شکستن پیوندهای کووالان آنها تعدادی حامل جدید آزاد نمایند. حاملهای جدید نیز تحت تأثیر میدان الکتریکی زیاد در ناحیه تهی قرار گرفته و پس از برخورد با اتمهای دیگر، حاملهای بیشتری را از پیوندهای کووالان آنها جدا می‌سازند. بنابراین تعداد حاملهایی که می‌توانند در ایجاد جریان دخالت کنند به طور ناگهانی افزایش یافته و باعث ازدیاد سریع جریان می‌شوند. این پدیده راکه موجب افزایش ناگهانی جریان معکوس دیود می‌شود، پدیده شکست ضرب بهمنی گویند.

---

1. Zener Break Down



شکل ۲-۵: نمایش منحنی مشخصه دیود و نحوه به دست آوردن مقاومتهای استاتیکی و دینامیکی

همان‌طور که از شکل ۲-۵ مشخص است، این مقاومت در واقع عکس شیب مشخصه در هر نقطه از آن می‌باشد. با استفاده از معادله مشخصه دیود (رابطه ۲-۱) نیز می‌توان مقاومت دینامیکی آن را محاسبه نمود.

$$r_d = \left(\frac{di_D}{dv_D}\right)^{-1}\Big|_Q = \left(\frac{I_S}{\eta V_T} e^{V_{DQ}/\eta V_T}\right)^{-1} = \frac{\eta V_T}{I_S\, e^{V_D/\eta V_T}} \qquad (۲-۵)$$

رابطه ۲-۵ را می‌توان به صورت زیر نوشت:

$$r_d = \frac{\eta V_T}{I_{DQ} + I_S} \qquad (۲-۶)$$

در ولتاژهای مستقیم و در حالت هدایت دیود، $I_{DQ} \gg I_S$ است و بنابراین خواهیم داشت

$$r_d \cong \frac{\eta V_T}{I_{DQ}} \qquad (۲-۷)$$

اگر در نظر بگیریم که در ناحیه معکوس $i_D = -I_S$ است، با توجه به رابطه ۲-۶ برای r_d مقدار بی‌نهایت به دست می‌آید. در بخشهای بعد خواهیم دید که مقاومت دینامیکی دیود در حقیقت مقاومت دو سر دیود از دید سیگنال کوچک است.

مقاومت دینامیکی دیود را در ناحیه شکست با r_z نمایش می‌دهند. از آنجا که معادله مشخصه دیود، ناحیه شکست را شامل نمی‌شود، نمی‌توان از آن برای محاسبه r_z استفاده نمود. برای به دست آوردن r_z می‌توان مستقیماً به مشخصه مراجعه نمود.

حداکثر توان قابل تلف دیود

از جمله عواملی که می‌تواند باعث خرابی یک قطعه الکترونیکی شود، بالا رفتن دما از یک حد مجاز است. در قطعه‌های مقاومتی همان‌طور که می‌دانیم توان مصرفی به صورت حرارت ظاهر می‌شود که باید به نحو مناسبی با محیط اطراف مبادله شود. هر چه تبادل حرارت با محیط بیشتر باشد مشکلات ناشی از افزایش دما کمتر می‌شود.

قطعه‌هایی که دارای سطح خارجی بیشتری هستند بهتر می‌توانند این تبادل حرارتی را انجام دهند. به همین دلیل مقاومتها و یا دیودهایی که توان نامی بزرگتری دارند در اندازه‌های فیزیکی بزرگتری ساخته می‌شوند. همچنین جنس موادی که در ساختمان قطعه به‌کار می‌رود در این امر تأثیر به سزایی دارد.

در دیودهای پیوندی افزایش بیش از حد دما می‌تواند باعث تغییر خواص بلور از قبیل تغییر n_i، μ، ρ و . . . گردد، یا به علت یکنواخت نبودن ضریب انبساط حرارتی تغییرات مکانیکی در ساختمان آن به وجود آورد. همچنین ذوب شدن لحیم‌هایی که در اتصالات به‌کار رفته ممکن است باعث خرابی دیود شود. در حالی که دیودهای ژرمانیم حداکثر ۷۵ تا ۱۰۰ درجه سانتیگراد را می‌توانند تحمل کنند، دیودهای سیلیکن تا حدود ۲۰۰ درجه سانتیگراد قابل استفاده می‌باشند. برای افزایش قابلیت انتقال حرارت می‌توان از عوامل کمکی از قبیل گرماخور، عبور مایعات و عبور جریان هوا توسط پنکه استفاده نمود. در هر صورت با توجه به وضعیت و شرایط نصب، هر دیود توان حداکثری خواهد داشت که آن را با $P_{D,max}$ نمایش می‌دهند. بنابراین ولتاژ و جریان مجاز دیود باید در رابطه زیر صدق کند:

$$v_D i_D \leq P_{D,max} \qquad (۸-۲)$$

از آنجا که $P_{D,max}$ برای هر دیود توسط کارخانه سازنده داده می‌شود، می‌توان با کمک ترسیم در صفحه مختصات ولتاژ ـ جریان دیود و با توجه به نامساوی ۲-۸ نواحی مجاز تغییرات جریان و ولتاژ دیود را مشخص نمود (شکل ۲-۷).

در استفاده از دیودها باید این نکته را در نظر داشت که توان $P_{D,max}$ که توسط کارخانه سازنده داده می‌شود معمولاً در دمای محیط ($۲۵^{\circ}C$) است؛ با بالا رفتن دما توان قابل تلف نیز کاهش می‌یابد. معمولاً منحنی کاهش توان دیود را می‌توان در کتابهای اطلاعات مربوط جستجو کرد. در شکل ۲-۸ یک نمونه از این منحنی‌ها نمایش داده شده است. همان‌طور که ملاحظه می‌شود، در صورتی که دمای بدنه دیود به $۱۰۰^{\circ}C$ برسد حداکثر توان دیود از $۲۰۰\,mW$ به $۱۰۰\,mW$ کاهش خواهد یافت. در این شکل T_C دمای بدنه است که از آن پس کاهش توان شروع می‌شود و $T_{j,max}$ حداکثر دمای قابل تحمل پیوند می‌باشد.



شکل ۲-۹: یک مدار ساده دیودی

زمانی ولتاژ ورودی v_I و جریان i مدار مذکور نمایش داده شده است. ولتاژ ورودی در لحظه t_1 به صورت پله‌ای از مقدار V_1 به $-V_2$ تغییر می‌کند. در فاصله زمانی صفر تا t_1، ولتاژ ورودی مثبت بوده و دیود دارای ولتاژ مستقیم بوده و هدایت می‌کند. چون مقاومت دیود در حالت هدایت در مقابل R_L کوچک فرض شده است، می‌توان گفت جریان مدار در این فاصله زمانی تقریباً برابر V_1/R_L خواهد بود. در لحظه t_1 با معکوس شدن ولتاژ دیود ممکن است تصور شود دیود به حالت قطع رفته و جریان آن برابر جریان اشباع معکوس I_S می‌شود. با مشاهده شکل ۲-۱۰-ب ملاحظه می‌شود که در فاصله زمانی t_s پس از t_1 یک جریان ثابت در جهت منفی از مدار عبور می‌کند. این بدان علت است که قبل از در حالت معکوس قرار گرفتن پیوند، باید حاملهای اقلیت اضافی که در اطراف پیوند استقرار یافته‌اند تخلیه شوند. منظور از حاملهای اقلیت اضافی در ناحیه N، حفره‌هایی هستند که از طرف P به ناحیه N انتشار پیدا کرده‌اند. به همین ترتیب، حاملهای اقلیت اضافی در ناحیه P الکترونهای آزادی هستند که از طرف N با عبور از پیوند به ناحیه P انتشار یافته‌اند. چون در زمان تخلیه این حاملهای اضافی، دیود از خود هدایت خوبی نشان می‌دهد باز هم می‌توان از افت ولتاژ روی آن صرف‌نظر نموده و فرض کرد که ولتاژ ورودی تماماً بر روی R_L ظاهر می‌شود. در این صورت جریان مدار تقریباً برابر $-V_2/R_L$ خواهد بود.



شکل ۲-۱۰: نمایش تغییرات زمانی پارامترهای مدار شکل ۲-۹

زمان t_{rr} برای هر دیود توسط کارخانه سازنده داده می‌شود. معمولاً این زمان برای دیودهای سریع (فرکانس بالا) در حدود نانو ثانیه و برای دیودهای سیگنال با جریان زیاد در حدود چند میکرو ثانیه است. از بررسی فوق می‌توان چنین نتیجه گرفت که در انتخاب دیود برای مدارهای کلید با سرعت زیاد باید دقت نمود که زمان بازیابی معکوس دیود (t_{rr}) در مقایسه با زمان قطع و وصل مدار خیلی کوچک باشد.

البته تغییر حالت دیود از حالت قطع به وصل کامل نیز مدت زمانی طول می‌کشد و علت آن این است که انتشار حاملهای اقلیت اضافی و ذخیره آنها در طرفین پیوند نیز به زمان نیاز دارد. این زمان را **زمان صعود** نامند و با t_r نمایش می‌دهند. معمولاً t_r در مقایسه با t_{rr} بسیار کوچک و قابل صرف‌نظر است.

۲-۵ انواع دیود

در این بخش پنج دسته مهم از انواع دیودها معرفی می‌شوند.

دیود زنر

در بخش ۲-۲ در مورد پدیده شکست معکوس در پیوند $P-N$ بحث نمودیم. همان‌طور که دیدیم در ناحیه شکست، ولتاژ دو سر دیود تقریباً ثابت بوده و تغییر جریان در آن تأثیری ندارد. دیودهایی که به منظور استفاده در ناحیه شکست معکوس ساخته شده‌اند به دیود زنر معروف هستند. البته اینکه این دیودها را زنر نامیده‌اند بدان مفهوم نیست که پدیده ضرب بهمنی در آنها صورت نمی‌گیرد، بلکه هر دو پدیده می‌توانند در ایجاد شکست در این دیودها نقش داشته باشند. ولتاژ شکست این نوع دیودها را **ولتاژ زنر** نیز می‌نامند و با V_Z نمایش می‌دهند.

مقدار ولتاژ شکست در دیود زنر به میزان چگالی ناخالصی بستگی دارد. با افزایش چگالی ناخالصی ولتاژ شکست دیود کاهش می‌یابد. دیودهای زنر تجارتی با ولتاژ زنر از ۲٫۴ تا ۲۰۰ ولت و تا توانهای حدود ۱۰۰ وات ساخته می‌شوند. در شکل ۲-۱۲ علامت مداری دیود زنر و مشخصه معکوس آن نمایش داده شده است.

چون دیود زنر باید به صورت معکوس بایاس شود کاتد آن به قطب مثبت منبع ولتاژ و آند آن به قطب منفی وصل می‌شود. در این صورت جهت جریان از کاتد به آند خواهد بود. معمولاً کارخانه سازنده یک جریان حداقل I_K و یک جریان حداکثر مشخص می‌نماید که تغییرات جریان دیود زنر باید محدود به‌آنها شود ($I_K \le i_Z \le I_{Z,max}$). قابل توجه است که مشخصه دیود زنر در حالت بایاس مستقیم مشابه دیودهای معمولی است. از دیود زنر جهت تثبیت ولتاژ در تنظیم‌کننده‌های ولتاژ استفاده می‌شود. در فصل ۳ مدارهای تنظیم‌کننده ولتاژ ساده مورد تجزیه و تحلیل قرار خواهند گرفت.

در این رابطه $V_\circ$ اختلاف پتانسیل تماس پیوند است و

$$C_{T\circ} = \left[\frac{q\varepsilon N_A N_D}{2V_\circ(N_A+N_D)}\right]^{1/2}$$

ظرفیت خازنی دیودهای سیگنال معمولی در حدود چند پیکوفاراد است. دیودهایی که منحصراً جهت استفاده به عنوان یک خازن متغیر ساخته می‌شوند به دیود خازنی و یا **دیود ورکتور**[1] مشهور هستند. این گونه دیودها همیشه به صورت معکوس بایاس می‌شوند. در شکل ۲-۱۳ علامت مداری یک دیود خازنی در کنار مدل آن نشان داده شده است. در این شکل C_T ظرفیت خازنی (حدود ۲۰ پیکوفاراد)، R_r مقاومت معکوس دیود (حدود چند صد کیلو اهم) و R_s مقاومت بخشهای خنثای بلور (حدود چند اهم) است.

دیودهای خازنی معمولاً از جنس سیلیکن و برای ظرفیتهای نامی تا $2500\,pF$ ساخته می‌شوند. از دیود خازنی برای تنظیم ولتاژ مدارهای تشدید LC در نوسانسازها و نیز در مدارهای مدولاسیون فرکانس استفاده می‌شود.

دیود تونلی[2]

تفاوت اساسی ساختمان دیود تونلی با دیودهای معمولی در چگالی بسیار بالای ناخالصی در نیمه‌هادیهای نوع N و P به کار رفته در آن است. در این نوع دیود چگالی ناخالصی ممکن است از $10^{19}\,cm^{-3}$ نیز تجاوز نماید. همان‌طور که در بخش مربوط به بایاس معکوس دیود دیدیم، عرض ناحیه تهی با چگالی ناخالصی نسبت عکس دارد. بنابراین در دیود تونلی عرض ناحیه تهی بسیار کم بوده و در حدود ۰٫۰۱ دیودهای معمولی می‌باشد. این دیود در ولتاژهای معکوس و ولتاژهای مستقیم کوچک دارای مقاومت بسیار کوچکی است. از ویژگیهای بارز دیود تونلی داشتن مقاومت منفی در بخشی از مشخصه‌اش می‌باشد. در شکل ۲-۱۴ علامت مداری و مشخصه دیود تونلی



شکل ۲-۱۳: علامت مداری و مدل یک دیود خازنی

1. *Varactor* 2. *Tunnel Diode*

امروزه دیودهای نورانی برای نورهای قرمز، زرد، سبز و مادون قرمز ساخته شده‌اند. دیودهای نورانی در نمایشگرهای دیجیتالی برای نشان دادن اعداد و یا حروف مورد استفاده قرار می‌گیرند. از جمله موارد مهم کاربرد دیودهای نورانی مادون قرمز، مخابرات فیبر نوری است.

دیود نوری

در این نوع دیود، شدت جریان معکوس تقریباً متناسب با شدت نور تابش شده به سطح آن می‌باشد. این نوع دیود در حقیقت یک پیوند $P-N$ معمولی است که در داخل یک پوشش پلاستیکی که یک طرف آن شفاف می‌باشد قرار گرفته است.

دیود نوری به صورت معکوس بایاس می‌شود. با تابش فوتونهای نوری به محل پیوند و جذب این فوتونها توسط الکترونهای پیوندهای کووالان اتمهای نیمه‌هادی، به میزان حاملهای اقلیت افزوده شده و جریان این حاملها تشدید می‌شود. معمولاً مشخصه ولتاژ ـ جریان دیودهای نوری توسط کارخانه سازنده داده می‌شود. در این مشخصه‌ها تغییرات جریان معکوس دیود برحسب ولتاژ معکوس دو سر آن به ازای مقادیر مختلف شار نورانی نمایش داده می‌شود. در شکل ۲-۱۵ علامت مداری دیود نوری در کنار یک مشخصه نمونه نشان داده شده است.

دیودهای نوری در صنعت کاربردهای زیادی دارند. از جمله در خواندن اطلاعات کارتهای سوراخ شده کامپیوتری، شمردن اشیاء در خط تولید، کلیدهای نوری و نیز در مخابرات فیبر نوری به‌کار می‌روند.

مثال ۲-۲: در مدار شکل ۲-۱۶ از یک دیود نوری برای تبدیل سیگنال نوری به سیگنال الکتریکی استفاده شده است. سیگنال الکتریکی از دو سر مقاومت R_L گرفته می‌شود. فرض کنید مشخصه ولتاژ ـ جریان دیود نوری به‌کار رفته همان مشخصه شکل ۲-۱۵ باشد. تغییرات ولتاژ



شکل ۲-۱۵: علامت مداری و مشخصه یک دیود نوری نمونه

- دو پدیده فیزیکی ضرب بهمنی و زنر در شکست یک دیود با بایاس معکوس دخالت دارند.
- در دیودهای سیلیکن با ولتاژ شکست $V_{BR} < ۶\ V$ پدیده زنر غالب است.
- مقاومت دینامیکی یک دیود در حالت هدایت از رابطه $r_d = \eta V_T / I_D$ به دست می‌آید.
- برای کاربرد هر دیود در مدارهای الکترونیکی باید به مقادیر نامی داده شده در کتابهای اطلاعات دیود توجه نمود.
- از دیود زنر در مدارهای تنظیم ولتاژ برای تثبیت ولتاژ، استفاده می‌شود. بایاس این دیود باید به صورت معکوس باشد.
- دیود خازنی در مدار به صورت معکوس بایاس می‌شود. ظرفیت خازنی این دیود از رابطه

$$C_T = C_{T۰} \left(۱ + \frac{V_r}{V_۰} \right)^{-۱/۲}$$

به دست می‌آید. که در آن $C_{T۰} = \left[\frac{q\varepsilon N_A N_D}{۲V_۰(N_A + N_D)} \right]^{۱/۲}$ است.

- دیود نورانی در مدار به صورت مستقیم بایاس می‌شود. در این دیود انرژی ناشی از ترکیب مجدد حفره و الکترونهای آزاد به صورت تابش فوتونهای نورانی آزاد می‌شود.
- دیود نوری در وضعیت بایاس معکوس در مدار قرار می‌گیرد. در این دیود افزایش شدت نور باعث ازدیاد جریان حاملهای اقلیت می‌شود.

۲–۷ مسائل

۱. الف) مطلوب است محاسبه مقادیر I_S و η برای یک دیود پیوندی که در ولتاژ مستقیم ۰٫۷ ولت، جریان $۱\ mA$ و در ولتاژ ۰٫۸ ولت، جریان $۱۰\ mA$ از آن عبور می‌کند.
ب) مقاومت دینامیکی این دیود در ولتاژهای مستقیم ۰٫۷ و ۰٫۸ ولت چقدر است؟

۲. یک دیود پیوندی در یک‌مدار، توسط یک منبع جریان I تغذیه‌می‌شود. اگر این دیود با یک دیود مشابه خود موازی شود ولتاژ مستقیم دو سر آن چه تغییری می‌کند؟

۳. جریان اشباع معکوس دیودی به ازای هر $۱۰\ ^\circ C$ افزایش دما دو برابر می‌شود.
الف) چه افزایش دمایی این جریان را تا ۳۰ برابر مقدار اولیه‌اش در دمای معمولی بالا می‌برد؟
ب) چه تغییری در دما (نسبت به $۲۵\ ^\circ C$) باعث کاهش جریان اشباع معکوس تا سطح ۰٫۱ مقدار اولیه‌اش در دمای معمولی می‌شود؟

۴. الف) در دمای معمولی در چه ولتاژی جریان اشباع معکوس یک دیود سیلیکنی به ۹۵ درصد

۱۱. برای یک دیود سیلیکنی، $N_D = ۱۰^{۱۵} cm^{-۳}$، $N_A \gg N_D$ و $V_\circ = ۰/۵V$ است. در صورتی که به این دیود یک ولتاژ معکوس ۱۰ ولتی اِعمال شود، مطلوب است:

الف) عرض ناحیه تهی (W)

ب) مقدار شدت میدان الکتریکی در محل پیوند

ج) مقدار ظرفیت خازنی در سانتیمتر مربع

۱۲. الف) ثابت کنید که برای یک پیوند آلیاژی $P-N$ از جنس سیلیکن (با $N_A \ll N_D$)، ظرفیت خازنی ناحیه تهی (C_T) برحسب پیکوفاراد بر سانتیمتر مربع از رابطه زیر حاصل می‌شود:

$$C_T = ۲/۹۱۳ \times ۱۰^{-۴} \left[\frac{N_A}{V_j}\right]^{۱/۲}$$

ب) در صورتی که مقاومت ویژه (ρ) بلور برابر $۴\ \Omega - cm$، اختلاف پتانسیل تماس $V_\circ$ برابر $۰/۳$ ولت، ولتاژ خارجی اِعمال شده ۴ ولت و سطح مقطع دایره‌ای به قطر $۱/۲۵\ mm$ باشد، مقدار C_T را محاسبه نمایید.

۱۳. در شکل م-۱۳ جریان اشباع معکوس دو دیود ۱ و ۲ میکروآمپر است. ولتاژ شکست دو دیود مساوی و برابر ۱۰۰ ولت است.

الف) جریان و ولتاژ هر دیود را برای ولتاژهای ورودی ۸۰ و ۱۲۰ ولت به دست آورید.

ب) برای حالتی که هر دیود با یک مقاومت $۸\ M\Omega$ موازی شود، بند (الف) را حل نمایید.



شکل م-۱۳

۱۴. ظرفیت خازنی ناحیه تهی یک پیوند $P-N$ ژرمانیم با سطح مقطع $۰/۲۵ mm^۲$ و عرض ناحیه تهی $۳ \times ۱۰^{-۴} cm$ را به دست آورید.

۱۵. در مدار شکل م-۱۵ دیود ژرمانیم در دمای معمولی دارای جریان اشباع معکوس $۱۰\ \mu A$، ولتاژ شکست $۱۰۰\ V$ و مقاومت اهمی ناچیز است. جریان مدار را در حالتهای زیر به دست آورید:

الف) دیود به صورت مستقیم بایاس شده باشد.

ب) دیود به صورت معکوس بایاس شده باشد.



شکل م-۱۵

NuED

ب) چنانچه ولتاژ شکست دیودها برابر ۴٫۹ ولت و جریان اشباع معکوس $5\mu A$ باشد، جریان مدار را به دست آورید.

ج) با فرض ولتاژ شکست ۲ ولت، جریان اشباع معکوس $5\mu A$ و اضافه کردن مقاومت ۱۰۰ اهم به صورت سری در مدار، جریان مدار را به دست آورید.



شکل م-۲۱

۲۲. ثابت کنید که در یک دیود زنر که در آن $N_A \gg N_D$ است، ولتاژ زنر (V_Z) از رابطه زیر به دست می‌آید:

$$V_Z = \frac{\varepsilon E_Z^2}{2qN_D}$$

که در آن E_Z میدان لازم برای شکست زنر است.

راهنمایی: از رابطه V_0 برحسب W و نیز روابط E_0 استفاده کنید.



شکل ۳-۱: نمایش یک مدار دیودی و معادل تونن آن

متصل گردیده است. برای تجزیه و تحلیل این مدار ابتدا باید معادل تونن مدار داخل جعبه را جایگزین نمود (شکل ۳-۱-ب).

چنانچه معادله KVL را در مدار حاصل بنویسیم خواهیم داشت

$$v_D = V_T - R_T i_D \qquad (۱-۳)$$

پاسخ مورد نظر $(V_{DQ}\ ,\ I_{DQ})$، از یک طرف باید در معادله فوق صدق کند و از طرف دیگر باید بر روی منحنی مشخصه دیود (v_D, i_D) قرار داشته باشد. معادله مذکور در رابطه ۳-۱ نمایش یک خط در صفحه $(v\ ,\ i)$ است که آن را **خط بار** می‌نامند. برای به دست آوردن پاسخ، می‌توان منحنی مشخصه دیود و خط بار را در یک صفحه مختصات مشترک رسم نمود. در این صورت مختصات نقطه تقاطع Q موسوم به **نقطه کار** دیود، پاسخ مورد نظر است (شکل ۳-۲).

مثال ۳-۱: در مدار شکل ۳-۳ جریان شاخه‌ها را به دست آورید.



شکل ۳-۲: نمایش روش ترسیمی در حل مدار دیودی



شکل ۳-۵: منحنی مشخصه دیود و خط بار مدار مثال ۳-۱

$$I_۳ = I_{DQ} = ۰٫۸۵\, mA$$

$$V_{BN} = -۲ + ۳ \times ۰٫۸۵ + ۰٫۸ = ۱٫۳۵\, V$$

$$I_۲ = \frac{V_{BN}}{۶} = \frac{۱٫۳۵}{۶} = ۰٫۲۲۵\, mA$$

$$I_۱ = I_۲ + I_۳ = ۰٫۸۵ + ۰٫۲۲۵ = ۱٫۰۷۵\, mA$$

■

مدلسازی دیود

در مواردی که بیش از یک دیود در مدار داشته باشیم کاربرد روش ترسیمی نه تنها مشکل است بلکه از دقت کافی نیز برخوردار نیست. زیرا به دست آوردن پاسخ به پیداکردن مختصات نقطه تلاقی دو یا چند مشخصه غیرخطی منجر می‌شود. در این موارد بهتر است دیود را با یک مدل خطی مناسب جایگزین نموده و سپس به تجزیه و تحلیل مدار بپردازیم. در این بخش مدل ایده‌آل و مدل خطی پاره‌ای دیود را معرفی می‌نماییم.

مدل ایده‌آل: در این مدل مشخصه واقعی دیود با مشخصه ایده‌آل شکل ۳-۶ تقریب زده می‌شود. این مدل، مشخصه دیود را در حالت هدایت (بایاس مستقیم)، اتصال کوتاه و در حالت قطع (بایاس معکوس)، مدار باز در نظر می‌گیرد.در حقیقت، در این مدل ولتاژ آستانه هدایت (V_γ)، مقاومت دینامیکی دیود در بایاس مستقیم و جریان معکوس دیود برابر صفر فرض شده‌اند. استفاده از مدل ایده‌آل دیود درک مدارهای دیودی را آسانتر نموده و چنانچه ولتاژ آستانه هدایت دیود در مقایسه با سایر ولتاژهای مدار قابل صرف‌نظر باشد؛ این مدل از دقت کافی برخوردار خواهد بود.



شکل ۳-۹: مدار مثال ۳-۲

$$V_R = V_\gamma, \qquad R_2 = R_f$$

$$R_1 \| R_2 = R_f \Rightarrow R_1 = \frac{R_2 R_f}{R_2 - R_f}$$

■

مثال ۳-۳: می‌خواهیم با استفاده از مدار شکل ۳-۱۰ یک مدل خطی پاره‌ای شامل سه قسمت خطی برای مشخصه غیرخطی $i = 0/1v^2$ به دست آوریم. در این معادله v برحسب ولت و i برحسب میلی‌آمپر است. مقادیر مقاومتهای R_1، R_2 و R_3 را طوری تعیین‌کنید که مدل خطی پاره‌ای، در ولتاژهای ۱، ۵ و ۷ ولت دقیقاً بر مشخصه غیرخطی منطبق باشد (دیودها ایده‌آل هستند).

حل:

با توجه به مدار شکل ۳-۱۰، برای $0 < v < 2\,V$ هر دو دیود در حالت قطع هستند و معادله مشخصه به صورت $v = R_1 i$ است. چون می‌خواهیم نقطه $v = 1\,V$ بر روی مشخصه $i = 0/1v^2$



شکل ۳-۱۰: مدار مثال ۳-۳



شکل ۳-۱۱: مدار مثال ۳-۴

مثال ۳-۴: مدار شکل ۳-۱۱-الف را در نظر بگیرید. مشخصه دیود D در شکل ۳-۱۱-ب نمایش داده شده است. منبع v_s مولد سیگنال سینوسی با دامنه $۱۰\ mV$ می‌باشد. مدار را از نقطه نظر DC بررسی کرده و دامنه سیگنال v_o را به دست آورید. خازن C را در فرکانس موج سینوسی اتصال کوتاه فرض کنید.

حل:

ابتدا منبع سیگنال را اتصال کوتاه فرض می‌کنیم. مدار معادل DC به صورت شکل ۳-۱۲ خواهد بود. معادله خط بار DC عبارت است از



$$V_D = ۴ - ۱٫۶\, I_D$$

خط بار منحنی مشخصه را در نقطه Q قطع می‌کند.

$$I_D = I_{DQ} \cong ۱٫۹\, mA \ , \ V_D = V_{DQ} = ۰٫۹۶\, V$$

شکل ۳-۱۲: مدار معادل DC مثال ۳-۴

از نظر سیگنال مدار به صورت شکل ۳-۱۳ در خواهد آمد.



شکل ۳-۱۳: مدار معادل ac مثال ۳-۴



شکل ۳-۱۵: مدار معادل نورتن برای مدار شکل ۳-۱۴

مدار معادل نورتن برای دو سر دیود در شکل ۳-۱۵ دیده می‌شود.

ب) در مدار شکل ۳-۱۵ از نقطه نظر DC می‌توان نوشت

$$\text{KCL} \quad I_D = I_N - \frac{V_D}{R_N} = ۳۶ - \frac{V_D}{۰/۰۴}$$

نقطه کار DC دیود باید از یک طرف بر روی خط بار DC با معادله فوق قرار داشته باشد و از طرف دیگر در رابطه داده شده برای ولتاژ ـ جریان دیود صدق کند. اگر دیود را در ناحیه قطع ($I_D = ۰$) فرض کنیم پاسخ $V_D = ۱/۴۴ V$ به دست می‌آید که در رابطه ولتاژ ـ جریان دیود صدق نمی‌کند و بنابراین فرض قطع بودن دیود صحیح نیست و نقطه کار DC در ناحیه هدایت دیود قرار دارد. پس داریم

$$I_{DQ} = ۸۰(V_{DQ} - ۰/۶) = ۳۶ - \frac{V_{DQ}}{۰/۰۴} \Rightarrow V_{DQ} = ۰/۸V \quad , \quad I_{DQ} = ۱۶\ mA$$

ج) برای بررسی تغییرات ولتاژ دو سر دیود از دید سیگنال کوچک و محاسبه $v_d(t)$، دیود را با مقاومت دینامیکی آن جایگزین می‌نماییم. طبق تعریف برای r_d داریم

$$r_d = \left(\frac{di_D}{dv_D}\right)^{-۱}\Bigg|_Q = \frac{۱}{۸۰} K\Omega = ۱۲/۵\ \Omega$$

با قرار دادن r_d به جای دیود در مدار شکل ۳-۱۵، برای $v_d(t)$ می‌توان نوشت

$$v_d(t) = (r_d \parallel R_N) i_n(t) = (۱۲/۵ \parallel ۴۰)(۰/۱ \sin\omega t)$$

$$\cong ۰/۹۵۲ \sin \omega t \ \ mV$$

بنابراین، رابطه کلی ولتاژ دیود عبارتست از

$$v_D(t) = ۰/۸ + ۹/۵۲ \times ۱۰^{-۴} \sin \omega t \ \ V$$

■

در این مدار چنانچه جای دو سر دیود را عوض کنیم خواهیم دید که برش باز هم در سطح V_R صورت می‌گیرد، اما این بار قسمت زیر سطح V_R حذف گردیده و قسمت بالای آن باقی می‌ماند. در شکل ۳-۱۹ مشخصه انتقالی مدار برش جدید به همراه شکل موج خروجی آن به ازای سیگنال مثلثی ورودی نشان داده شده است.



شکل ۳-۱۸: نحوه به دست آوردن شکل موج خروجی مدار برش با استفاده از شکل موج ورودی و مشخصه انتقالی آن





شکل ۳-۱۹: مشخصه انتقالی و شکل موج خروجی مدار برش شکل ۳-۱۶ (با تغییر جهت دیود)

هستند می‌توان مشخصه انتقالی را به دست آورد و از روی آن شکل موج خروجی را پیدا نمود (شکل ۳-۲۲).

با توجه به شکل ۳-۲۲ مشاهده می‌کنیم که سیگنال خروجی در سطح $V_\gamma + V_R$ به طور کامل برش نشده و ناصاف است. بدیهی است که علت این امر صفر نبودن شیب منحنی مشخصه در



الف) دیود وصل



ب) دیود قطع

شکل ۳-۲۱: جایگزینی دیود با مدل خطی پاره‌ای آن در مدار برش شکل ۳-۱۶





ج) سیگنال ورودی و خروجی — ب) مشخصه انتقالی — الف) مدار برش دو سطحی

شکل ۳-۲۳: نمایش یک مدار برش دو سطحی



ج) غیرعملی — ب) غیرعملی — الف) عملی

شکل ۳-۲۴: استفاده از دیود زنر در مدارهای برش

در خاتمه این بخش یادآور می‌شویم که اگر مداری صرفاً حاوی منابع DC باشد، دیودهای آن فقط در یک حالت قرار گرفته، جهت تجزیه و تحلیل مدار می‌توان از روش سه مرحله‌ای «فرض اولیه، حل مدار، بررسی صحت فرض» استفاده نمود و در صورت عدم صحت فرض اولیه این روند را تا رسیدن به یک حالت صحیح برای دیودها ادامه داد. اما اگر هدف، یافتن مشخصه انتقالی مدار باشد، طبیعی است که ورودی آن می‌تواند در محدوده‌ای وسیع تغییر نموده و دیودهای مدار در حالتهای مختلفی قرار گیرند. در چنین وضعیتی برای تجزیه و تحلیل مدار و یافتن مشخصه انتقالی آن، باید همه حالتهای آن را در نظر گرفته و برای هر حالت علاوه بر محاسبه ولتاژ خروجی، شرایط لازم برای قرار گرفتن دیودها در آن وضعیت را به دست آورد. برای این منظور، جهت بررسی صحت فرض یا به دست آوردن شرایط لازم برای دیودها، از مدل ایده‌آل دیود استفاده می‌شود؛ برای دیودهای وصل ($v_D = 0$) مثبت بودن جریان دیود و برای دیودهای قطع ($i_D = 0$) منفی بودن ولتاژ آن بررسی می‌شود. مثال زیر روشن کننده این روش تجزیه و تحلیل است.

مثال ۳-۶: در مدار شکل ۳-۲۵ با فرض ایده‌آل‌بودن دیودها، مشخصه انتقالی را محاسبه و رسم کنید.

حل:

از آنجا که مشخصه انتقالی مدار مورد نظر است، همه حالتهای دیودها باید بررسی شوند.

- **حالت اول:** ابتدا فرض می‌کنیم هر دو دیود قطع باشند، در این صورت روشن است که

$$i_{D_۲}=\frac{v_A-۵}{۵}=\frac{v_I-۸}{۲۰}\geq ۰ \quad \Rightarrow \quad v_I \geq ۸$$

و چون هر دو شرط فوق باید همزمان برقرار باشند، داریم

$$v_I \geq ۸ \quad \Rightarrow \quad v_O=۵$$

جدول ۳-۲ نمایانگر وضعیتهای ممکن برای مدار بوده و مشخصه انتقالی مدار به صورت شکل ۳-۲۶ است. همان‌طور که ملاحظه می‌شود مشخصه انتقالی دارای دو نقطه شکست است. معمولاً در مشخصه انتقالی به تعداد دیودهای موجود در مدار نقطه شکست خواهیم داشت.

جدول ۳-۲: وضعیت دیودها، ولتاژ ورودی و ولتاژ خروجی در مثال ۳-۶

دیود $D_۱$	دیود $D_۲$	ولتاژ ورودی V_i	ولتاژ خروجی V_o
قطع	قطع	$v_I < ۲V$	$v_O = ۲V$
وصل	قطع	$۲V \leq v_I < ۸V$	$v_O=\frac{v_I}{۲}+۱$
وصل	وصل	$۸V < v_I$	$v_O = ۵V$



شکل ۳-۲۶: مشخصه انتقالی مدار مثال ۳-۶

■

۳-۴ یکسوکننده‌ها و مدارهای صافی

تقریباً در تمامی دستگاههای الکترونیکی که با برق شهر کار می‌کنند، بخشی به نام منبع تغذیه در داخل و یا در کنار آن وجود دارد که ولتاژ ۲۲۰ ولت متناوب برق شهر را به یک یا چند ولتاژ DC مورد نیاز آن دستگاه تبدیل می‌کند. در یک منبع تغذیه ابتدا توسط یک ترانسفورماتور، ولتاژ ۲۲۰ ولت را به ولتاژهای مورد نیاز تبدیل نموده و سپس آن را یکسو می‌نمایند. ولتاژ یکسو شده را پس از عبور از صافی به تنظیم‌کننده ولتاژ می‌دهند. خروجی تنظیم‌کننده یک ولتاژ DC با درصد تغییرات قابل قبول است. در شکل ۳۰-۲۷ بلوک دیاگرام یک منبع تغذیه نمایش داده شده است.

اگر ولتاژ ورودی دارای شکل موج سینوسی با دامنه V_m باشد $(v_I(t) = V_m \sin \omega t)$، دامنه جریان I_m برابر است با

$$I_m = \frac{V_m}{R_f + R_L} \qquad (۹-۳)$$

در نیم‌سیکلهای منفی ولتاژ ورودی، دیود در حالت قطع است. در صورتی که مقاومت معکوس R_r دیود را بی‌نهایت فرض کنیم $(R_r \gg R_L)$، در این نیم سیکلها جریان مدار و در نتیجه ولتاژ خروجی برابر صفر می‌شود.

مقادیر متوسط جریان و ولتاژ: اگر در مدار شکل ۳-۲۸ یک آمپرمتر DC به صورت سری قرار گیرد، این آمپرمتر مقدار متوسط جریان را نشان خواهد داد. با توجه به تعریف مقدار متوسط یک تابع متناوب داریم

$$I_{dc} = \frac{1}{2\pi}\int_0^{2\pi} i(\alpha)d\alpha = \frac{1}{2\pi}\int_0^{\pi} I_m \sin \alpha d\alpha = \frac{I_m}{\pi} \qquad (۱۰-۳)$$

در انتگرال فوق به جای متغیر ωt، از متغیر α استفاده شده است. همان‌طور که ملاحظه می‌شود جریان DC مدار برابر $\frac{1}{\pi}$ دامنه جریان در نیم سیکلهای مثبت می‌باشد.

حال ببینیم یک ولتمتر DC ولتاژ دوسر مقاومت R_L را چقدر نشان خواهد داد. بدیهی است که این ولتاژ برابر خواهد بود با

$$V_{dc} = R_L I_{dc} = \frac{R_L I_m}{\pi} \qquad (۱۱-۳)$$



شکل ۳-۳۰: مدار معادل تونن یکسوکننده از نقطه نظر *DC* از دو سر مقاومت بار

$\frac{V_m/\pi}{R_f+R_L}$ است، از مدار شکل ۳-۳۰ داریم

$$V_T = V_{OC} = \lim_{R_L\to\infty} V_{dc} = \lim_{R_L\to\infty} R_L I_{dc} = \lim_{R_L\to\infty} \frac{R_L}{R_f+R_L}\frac{V_m}{\pi} = \frac{V_m}{\pi} \qquad (۱۸-۳)$$

$$I_{SC} = \lim_{R_L\to\cdot} I_{dc} = \frac{V_m/\pi}{R_f} \Rightarrow R_T = \frac{V_{OC}}{I_{SC}} = R_f \qquad (۱۹-۳)$$

بازده یکسوکننده نیم موج: نسبت توان *DC* تحویلی به مقاومت بار به توان متوسط ورودی را می‌توان به عنوان بازده یکسوکننده تعریف نمود.

$$\eta = \frac{(P_{out})_{dc}}{(P_{in})_{av}} \qquad (۲۰-۳)$$

توان متوسط ورودی یعنی توانی که یک واتمتر متصل شده به دو سر ورودی نشان می‌دهد. برای یکسوکننده نیم موج این توان به صورت زیر محاسبه می‌شود:

$$(P_{in})_{av} = \frac{۱}{۲\pi}\int_{\cdot}^{۲\pi} v_I(\alpha)\, i(\alpha)\, d\alpha = \frac{۱}{۲\pi}\int_{\cdot}^{\pi} (V_m \sin\alpha)\left(\frac{V_m}{R_f+R_L}\sin\alpha\right) d\alpha$$

$$= \frac{V_m^۲}{۴(R_f+R_L)} \qquad (۲۱-۳)$$

توان *DC* خروجی را با توجه شکل ۳-۳۰ می‌توان به صورت زیر نوشت:

$$(P_{out})_{DC} = (I_{dc})^۲ R_L = \left(\frac{I_m}{\pi}\right)^۲ R_L = \frac{V_m^۲ R_L}{\pi^۲(R_f+R_L)^۲} \qquad (۲۲-۳)$$

در نتیجه بازده یکسوکننده نیم‌موج برابر است با

$$\eta = \frac{۴R_L}{\pi^۲(R_L+R_f)} \cong \frac{۴}{\pi^۲} \cong ٪۴۰/۵$$



الف) ولتاژ ورودی



ب) جریان $i_۱$



ج) جریان $i_۲$



د) جریان بار

شکل ۳-۳۲: شکل موجهای یکسوکننده تمام موج

مدار معادل تونن: مدار معادل تونن یکسوکننده تمام موج را نیز می‌توان با استفاده از همان روشی که در مورد یکسوکننده نیم موج دنبال شد، به دست آورد. در ذیل مقادیر R_T و V_T برای یکسوکننده تمام موج داده شده‌اند.

$$V_T = \frac{۲V_m}{\pi} \qquad (۲۵-۳)$$

$$R_T = R_f \qquad (۲۶-۳)$$

حداکثر ولتاژ معکوس دیود: در یکسوکننده نیم موج دیدیم که وقتی دیود D در حالت قطع قرار می‌گرفت تمامی ولتاژ ورودی بر روی آن ظاهر می‌شد و بنابراین حداکثر ولتاژ معکوس دیود برابر V_m بود. در یکسوکننده تمام موج شکل ۳-۳۱ وقتی دیود $D_۱$ قطع است دیود $D_۲$ در حالت هدایت بوده و تقریباً اتصال کوتاه است و ولتاژ دو سر دیود $D_۱$ برابر $۲V_m$ می‌شود. به همین ترتیب ولتاژ دو سر دیود $D_۲$ هنگامی که این دیود در حالت قطع است برابر $۲V_m$ می‌شود. از این بحث نتیجه می‌گیریم که در انتخاب دیودها برای مدار یکسوکننده تمام موج باید دقت داشته باشیم که اندازه ولتاژ شکست دیود (V_{BR}) از $۲V_m$ بیشتر باشد تا دیود وارد ناحیه شکست نشود.

ضریب تنظیم بار

برای بررسی کمّی میزان تأثیر مقاومت بار بر روی ولتاژ DC دو سر آن، ضریبی به نام ضریب تنظیم بار به صورت زیر تعریف می‌شود:

$$\text{ضریب تنظیم بار} = \frac{(V_{dc})_{\text{بی‌بار}} - (V_{dc})_{\text{بار}}}{(V_{dc})_{\text{بار}}}$$



شکل ۳-۳۳: یکسوکننده پل

موجود در خروجی یکسوکننده، می‌توان از صافی خازنی استفاده نمود. این صافی در حقیقت مانع رسیدن فرکانسهای بالای موجود در شکل موج ورودی، به مقاومت بار گردیده و با این عمل به صافتر شدن ولتاژ خروجی کمک می‌کند (صافی پایین گذر). در این بخش به شرح یک صافی ساده و طرز کار آن می‌پردازیم. بدیهی است که برای بررسی عمیقتر انواع صافیهای پایین گذر و مطالعه اصول طراحی آنها باید به کتابهای مربوط به صافیها مراجعه نمود. در شکل ۳-۳۴ مدار یکسوکننده نیم موج با صافی خازنی نشان داده شده است.

در این مدار خازن C به همراه مقاومت R_L نقش صافی را به عهده دارد. برای روشن شدن طرز کار این صافی ابتدا فرض می‌کنیم مقاومت R_L بی‌نهایت بزرگ باشد. در این صورت هنگامی که برای

اکنون به حالت واقعی مدار برگردیم و ببینیم برای یک مقاومت R_L محدود، ولتاژ خروجی چه شکلی پیدا می‌کند. واضح است در این حالت خازن C پس از شارژ کامل از طریق مقاومت R_L تخلیه گردیده و در نتیجه ولتاژ دو سر آن کاهش می‌یابد. تغییر ولتاژ دو سر خازن به صورت نمایی و با ثابت زمانی $\tau = R_L C$ صورت می‌گیرد. این کاهش ولتاژ خروجی در طول زمانی که دیود D در حالت قطع است ادامه می‌یابد. در شکل ۳-۳۶ تغییرات ولتاژ خروجی نمایش داده شده است. در لحظه t_1 ولتاژ دو سر خازن با ولتاژ ورودی برابر می‌شود. همین که این لحظه سپری شد، ولتاژ ورودی افزایش یافته و از ولتاژ خروجی بیشتر می‌شود. بنابراین دیود شروع به هدایت نموده و ولتاژهای خروجی و ورودی برابر می‌شوند. مجدداً در حوالی حداکثر ولتاژ ورودی، دیود به حالت قطع رفته و خازن شروع به تخلیه می‌نماید.

جریان دیود: در شکل ۳-۳۶ علاوه بر ولتاژهای ورودی و خروجی، شکل موج جریان i_D دیود نیز نشان داده شده است. برای به دست آوردن معادله تغییرات جریان دیود در فاصله زمانی t_1 تا t_2 و یا زمانهای مشابه بعدی که دیود هدایت می‌کند، می‌توان از معادله KCL در گره خروجی استفاده نمود.

$$i_D = i_C + i_L \qquad (۲۸-۳)$$

یا

$$i_D = C\frac{dv_O}{dt} + \frac{v_O}{R_L} \qquad (۲۹-۳)$$

با توجه به اینکه در زمان هدایت دیود (با فرض ایده‌آل بودن آن) $v_O = v_I$ است، معادله اخیر را



شکل ۳-۳۶: شکل موجهای ولتاژهای ورودی، خروجی و جریان دیود در مدار شکل ۳-۳۴

صافی برای یکسوکننده تمام‌موج : درمورد یکسوکننده تمام‌موج نیز می‌توان با موازی کردن یک خازن با مقاومت بار تغییرات ولتاژ خروجی را تا حد زیادی کاهش داد. در شکل ۳-۳۷ تغییرات ولتاژ خروجی برای یکسوکننده تمام موج با صافی خازنی نمایش داده شده‌است. همچنین در این شکل ولتاژ ریپل خروجی (V_r) که برابر حداکثر تغییرات ولتاژ خروجی است نشان داده شده است. ولتاژ DC خروجی راکه همان مقدار متوسط ولتاژ خروجی است، می‌توان به صورت زیر نوشت:

$$V_{dc} = V_m - \frac{V_r}{2} \qquad (۳۷-۳)$$

اما V_r در حقیقت تغییرات ولتاژ خازن C پس از تخلیه به مدت T_C ثانیه است. یعنی

$$V_r = \Delta V_C = \frac{\Delta Q}{C} = \frac{I_{dc} T_C}{C} \qquad (۳۸-۳)$$

در رابطه ۳-۳۸، I_{dc} جریان متوسط مقاومت بار در حین تخلیه خازن است. با توجه به اینکه $t_D + T_C$ برابر نصف دوره تناوب شکل موج ورودی است، چنانچه فرض کنیم $t_D \ll T_C$ باشد، خواهیم داشت

$$T_C \cong \frac{T}{2} = \frac{1}{2f} \qquad (۳۹-۳)$$

که در آن f، فرکانس ولتاژ ورودی است. با قرار دادن T_C در رابطه ۳-۳۸ برای یکسوکننده تمام موج با صافی خازنی مقدار ولتاژ ریپل (V_r) محاسبه می‌شود.

$$V_r = \frac{I_{dc}}{2fC} \qquad (۴۰-۳)$$

برای یکسوکننده نیم‌موج، ولتاژ ریپل دو برابر مقدار فوق یعنی برابر I_{dc}/fC خواهد بود. (چرا؟)
از ترکیب دو رابطه ۳-۳۷ و ۳-۴۰ به دست می‌آوریم

$$V_{dc} = V_m - \frac{I_{dc}}{4fC} \qquad (۴۱-۳)$$



شکل ۳-۳۷: ولتاژ خروجی یکسوکننده تمام موج با صافی خازنی

مقاومتهای فوق با جایگزینی $i_{L,min}$ و $i_{L,max}$ از روابط ۳-۴۳ و ۳-۴۴ قابل محاسبه هستند.

در عمل ولتاژ ورودی v_I نیز ثابت نیست و ممکن است چند درصدی تغییرات داشته باشد. در این صورت چنانچه مقادیر حداکثر و حداقل آن مشخص باشند می‌توان $R_{L,min}$ و $R_{L,max}$ را مجدداً محاسبه نمود. در این حالت جریان i ثابت نبوده بلکه خود دارای حداقل و حداکثری خواهد بود. می‌توان نشان داد در این حالت روابط ۳-۴۳ و ۳-۴۴ به صورت زیر تغییر خواهند کرد:

$$i_{L,min} = \frac{v_{I,max} - V_Z}{R} - I_{Z,max} \qquad (۴۷-۳)$$

$$i_{L,max} = \frac{v_{I,min} - V_Z}{R} - I_K \qquad (۴۸-۳)$$

که با استفاده از آنها می‌توان $R_{L,min}$ و $R_{L,max}$ را مجدداً محاسبه نمود.

مثال ۳-۷: در مدار تنظیم‌کننده ولتاژ شکل ۳-۳۸ از یک دیود زنر ۴٫۸ ولتی استفاده می‌نماییم. برای این دیود زنر $I_K = ۰٫۲ mA$ و $I_{Z,max} = ۷ mA$ است.بافرض $R = ۱ K\Omega$ و $v_I = ۱۰ \pm ۱ V$، حداقل و حداکثر R_L را طوری تعیین کنید که علیرغم تغییرات v_I، ولتاژ خروجی برابر ۴٫۸ ولت ثابت باشد.

حل:

با استفاده از روابط ۳-۴۷ و ۳-۴۸، مقادیر $i_{L,min}$ و $i_{L,max}$ محاسبه می‌شوند.

$$i_{L,min} = \frac{۱۱ - ۴٫۸}{۱} - ۷ = -۰٫۸ mA$$

$$i_{L,max} = \frac{۹ - ۴٫۸}{۱} - ۰٫۲ = ۴ mA$$

برای $i_{L,min}$ مقدار منفی به دست آمده است که البته چون مقاومت بار منفی مورد نظر نیست می‌توان آن را صفر در نظر گرفت. اما $i_L = ۰$ به مفهوم $R_{L,max} = \infty$ است و تعبیر آن این است که از نظر حد بالای R_L مسأله‌ای نداریم و دیود زنر می‌تواند تمامی جریان i را در بدترین شرایط به تنهایی تحمل نماید. حداقل مقاومت بار از رابطه ۳-۴۵ به دست می‌آید.

$$R_{L,min} = \frac{۴٫۸}{۴} = ۱٫۲ K\Omega$$

■

۳-۶ مدار دو برابر کننده ولتاژ

با استفاده از مدار دو برابر کننده ولتاژ می‌توان از یک ولتاژ ورودی سینوسی با دامنه حداکثر V_m یک ولتاژ خروجی DC برابر $۲V_m$ تأمین نمود. در شکل ۳-۳۹ این مدار نشان داده شده است.

خواهد بود. این بار خازن $C_۲$ تغییرات ولتاژ ورودی را دنبال نموده و به اندازه V_m شارژ می‌شود. با عبور v_{BA} از مقدار حداکثر V_m، دیود $D_۲$ قطع گردیده و ولتاژ خازن $C_۲$ تغییر نمی‌کند. از این لحظه به بعد ولتاژ خروجی v_O که برابر مجموع ولتاژهای دو خازن $C_۱$ و $C_۲$ است ثابت و مساوی $۲V_m$ باقی خواهد ماند.

بدیهی است چنانچه دو سر خروجی به مقاومت بار R_L بسته شود ولتاژ خروجی دقیقاً ثابت نبوده بلکه دارای ریپلهایی خواهد بود. علت این امر پر و خالی شدن متوالی خازنهاست که خالی شدن آنها از طریق R_L صورت می‌گیرد. با اضافه کردن دیود و خازن به نحو مناسب می‌توان مدار ۳ یا ۴ برابر کننده ولتاژ نیز طراحی نمود.

۳-۲۸ مدار کلمپ

مدار کلمپ را می‌توان برای مقید کردن حداکثر یا حداقل یک شکل موج متناوب به یک ولتاژ مبنای V_R استفاده نمود. برای روشن شدن بیشتر موضوع در شکل ۳-۴۱ یک شکل موج متناوب و شکل موجهای حاصل از کلمپ حداکثر آن در $V_{R_۱}$ و حداقل آن در $-V_{R_۲}$ نمایش داده شده است. در حقیقت مدار کلمپ سطح DC سیگنال را تغییر می‌دهد و یا به عبارت دیگر مقداری ولتاژ DC به سیگنال اضافه یا کم می‌کند.

در فصلهای بعد خواهیم دید که با انتقال سیگنال بین طبقات مختلف تقویت‌کننده‌های با



الف) نمایش یک شکل موج سینوسی



ج) شکل موج v_I که حداقل آن در سطح $-V_{R_۲}$ کلمپ شده



ب) شکل موج v_I که حداکثر آن در سطح $V_{R_۱}$ کلمپ شده

شکل ۳-۴۱: شکل موجهای کلمپ شده

ولتاژ ورودی از مقدار حداکثر V_m، دیود به حالت قطع رفته و خازن که راهی برای تخلیه ندارد مانند یک منبع ولتاژ در مدار قرار می‌گیرد. از این پس ولتاژ خروجی برابر است با

$$v_O = -v_C + v_s = -V_m + v_s \qquad (۴۹-۳)$$

یعنی پس از اتمام ربع سیکل اول، شکل موج خروجی با کم کردن V_m از ولتاژ ورودی به دست می‌آید. با دقت در شکل موج خروجی مشاهده می‌کنیم که مدار فوق حداکثر ولتاژ ورودی را در سطح صفر کلمپ نموده است.

در این مدار چنانچه در حین کار دامنه سیگنال ورودی افزایش یابد، طبیعتاً اشکالی به وجود نمی‌آید. زیرا حداکثر پس از یک دوره تناوب، خازن به اندازه دامنه جدید شارژ گردیده و مدار به کار عادی خود ادامه می‌دهد. اما چنانچه دامنه سیگنال ورودی کاهش یابد در کار مدار اختلال ایجاد می‌شود و سطح کلمپ تغییر خواهد کرد. علت این امر آن است که خازن راهی برای تخلیه و کاهش سطح ولتاژ خود تا رسیدن به دامنه جدید ندارد. این موضوع در شکل ۳-۴۳ نشان داده شده است. همان‌طور که ملاحظه می‌شود با افزایش دامنه ورودی از V_{m_1} به V_{m_2} اشکالی ایجاد نمی‌شود و سطح کلمپ در صفر باقی می‌ماند. اما چنانچه دامنه ولتاژ از V_{m_2} کاهش یافته و به مقدار کوچکتر V_{m_3} برسد، حداکثر ولتاژ خروجی برابر $V_{m_3}-V_{m_2}$ خواهد شد که همیشه مقداری است منفی و هرگز به صفر نمی‌رسد. بنابراین عمل کلمپ در سطح صفر به درستی صورت نمی‌گیرد.

برای رفع این اشکال معمولاً یک مقاومت بزرگ به صورت موازی با دیود قرار می‌دهند (شکل ۳-۴۴). این مقاومت با تأمین راهی برای تخلیه خازن C عیب مذکور را برطرف می‌سازد. البته این حقیقت را نمی‌توان نادیده گرفت که اضافه کردن مقاومت R به مدار، به قیمت ایجاد اعوجاج اندکی در خروجی تمام خواهد شد. اما با توجه به اینکه سطح کلمپ تغییری نمی‌کند، این اعوجاج قابل تحمل است.



شکل ۳-۴۳: نمایش چگونگی تغییر سطح کلمپ با تغییر دامنه سیگنال ورودی

RNUEB



شکل ۳-۴۶: مجموع شکل موج v_s و منبع ثابت



شکل ۳-۴۷: ولتاژ دو سر دیود و ولتاژ خروجی در مدار کلمپ شکل ۳-۴۵

۳-۸ خلاصه

- در بسیاری از موارد کاربردی از مدل ایده‌آل دیود استفاده می‌شود. در این مدل دیود در بایاس مستقیم به صورت اتصال کوتاه و در بایاس معکوس به صورت مدار باز در نظر گرفته می‌شود.
- در تجزیه و تحلیل سیگنال کوچک، دیود را با مقاومت دینامیکی آن جایگزین می‌کنند.
- با استفاده از دیود و منبع ولتاژ می‌توان مدار برش طراحی نمود. مدارهای برش قادرند بخش دلخواهی از دامنه یک سیگنال را حذف نمایند.
- در یکسوکننده نیم‌موج جریان DC تحویل شده به مقاومت بار عبارت است از

$$I_{dc} = \frac{V_m/\pi}{R_f + R_L}$$

و برای یکسوکننده تمام‌موج دو برابر مقدار فوق است.

- در یکسوکننده تمام موج با فیلتر خازنی اندازه ولتاژ DC خروجی از رابطه زیر به دست می‌آید:

$$V_{dc} = V_m - \frac{I_{dc}}{4fC}$$

برای یکسوکننده نیم موج در رابطه فوق عدد ۴ به ۲ تبدیل می‌شود.

- برای یک مدار تنظیم‌کننده ولتاژ ساده مقادیر حداقل و حداکثر جریان بار توسط روابط زیر برحسب مقادیر نامی دیود زنر به‌کار رفته قابل محاسبه هستند:

$$i_{L,max} = \frac{v_{I,min} - V_Z}{R} - I_K \qquad i_{L,min} = \frac{v_{I,max} - V_Z}{R} - I_{Z,max}$$

- با استفاده از یک مدار کلمپ می‌توان حداکثر یا حداقل یک سیگنال باشکل موج متناوب را به یک سطح معین دلخواه رسانید. این سطح توسط ولتاژ DC مدار کلمپ (V_R) مشخص می‌شود.

۳. در مدار شکل م-۳، برای دیودها $V_D(ON) = ۰/۷V$ است. ولتاژ خروجی را به ازای ولتاژهای ورودی داده شده به دست آورید و وضعیت قطع یا وصل هر یک از دیودها را مشخص کنید.



شکل م-۳

الف) $V_1 = ۱۰\,V$, $V_2 = ۰\,V$

ب) $V_1 = ۵\,V$, $V_2 = ۰\,V$

ج) $V_1 = ۱۰\,V$, $V_2 = ۵\,V$

د) $V_1 = ۵\,V$, $V_2 = ۵\,V$

۴. در مدار شکل م-۴ دیودها را ایده‌آل فرض کنید.

الف) مقاومت R را طوری تعیین کنید که V_A برابر $۲V$ شود. در این صورت I_1 و I_2 چقدر خواهد بود؟

ب) به ازای $R = ۲K\Omega$ مقادیر V_A، I_1 و I_2 را تعیین کنید.



شکل م-۴

۵. در مدار شکل م-۵ دیودها ایده‌آل هستند. با توجه به شکل موج ولتاژهای v_1 و v_2، شکل موج ولتاژ خروجی را رسم کنید.



شکل م-۵

۱۰. منحنی مشخصه یک دیـود را مـطابق شکل م-۱۰ مدلسازی کنید. مدار معادل این مدل را با استفاده از دیودهای ایده‌آل، مقاومتها و منابع طـرح کـنید. مـقادیر قطعه‌های به‌کار رفته در مدار را برحسب پارامترهای مدل به دست آورید.



شکل م-۱۰

۱۱. در مدار شکل م-۱۱ دیودها دارای مدل خطی پاره‌ای به صورت زیر هستند:

$D_1: V\gamma_1 = ۰/۲\ V\ ,\ R_f = ۲۰\ \Omega$

$D_2: V\gamma_2 = ۰/۶\ V\ ,\ R_f = ۱۵\ \Omega$

بـــه ازای $R = ۱۰\ K\Omega$ و $R = ۱\ K\Omega$ جریان دیودها را به دست آورید.



شکل م-۱۱

۱۲. در مدار شکل م-۱۲ معادله ولتاژ-جریان دیود آن به صورت زیر است:

$$i_D = ۱۰^{-۶}\left(e^{v_D/V_T} - ۱\right)$$

(i_D برحسب آمپر و v_D برحسب ولت)

مطلوبست محاسبه مقادیر زیر:

الف) مدار معادل تونن دو سر دیود.

ب) جریان ثابت گذرنده از دیود.

ج) مقاومت دینامیکی دیود (r_d).

د) ولتاژ خروجی v_O.



شکل م-۱۲

۱۳. در مـدار شکـل م-۱۳ دیـود دارای $I_S = ۱\ nA$ است. مطلوبست محاسبه مقادیر زیر:

الف) نقطه کار DC دیود.

ب) مقاومت دینامیکی دیود.

ج) $v_{AB}(t)$.



شکل م-۱۳

RLFR

۱۷. مدار شکل م-۱۷ را در نظر بگیرید.

الف) با فرض ایده‌آل بودن دیود ولتاژ $v_L(t)$ را به دست آورده و رسم کنید.

ب) بند (الف) را با فرض ورودی مثلثی تکرار کنید (دامنه موج ورودی را ۱۰ ولت در نظر بگیرید).





شکل م-۱۷

۱۸. در مدار شکل م-۱۸ دیودها را ایده‌آل در نظر بگیرید.

الف) مشخصه انتقالی را رسم کنید ($-۸V < v_I < ۸V$).

ب) پس از حذف مقاومت موازی $D_۲$ مشخصه را مجدداً رسم نمایید.



شکل م-۱۸

۱۹. در مدار شکل م-۱۹ دیودها را ایده‌آل فرض کنید.

الف) مشخصه انتقالی را رسم کنید ($-۷V \le v_I \le ۷V$).

ب) اگر جهت $D_۱$ عوض شود مشخصه جدید را رسم نمایید.

شکل م-۱۹

۲۴. در مدار برش شکل م-۲۴، مشخصه انتقالی را محاسبه و رسم نمایید (دیودها را ایده‌آل فرض کنید).



شکل م-۲۴

۲۵. مشخصه انتقالی شکل م-۲۵ را در نظر بگیرید. یک مدار برای مشخصه مذکور طراحی نموده و مقادیر قطعه‌های به‌کار رفته را مشخص نمایید. (از دیودهای ایده‌آل، مقاومت و منابع استفاده کنید.)



شکل م-۲۵

۲۶. مداری طراحی‌کنید که از شکل موج مثلثی ورودی نشان‌داده‌شده در شکل م-۲۶، شکل موج ذوزنقه‌ای نشان داده شده را ایجاد نماید (از دیودهای ایده‌آل، مقاومت و منابع استفاده نمایید).



شکل م-۲۶

۲۷. در مدار شکل م-۲۷ دیودها ایده‌آل هستند. مشخصه انتقالی را محاسبه و رسم کنید.



شکل م-۲۷

هر یک از حالتهای زیر ضریب ریپل (*r.f.*) که به صورت زیر تعریف می‌شود و جریان حداکثر دیود را محاسبه کنید.

الف) $C = ۱۰\ \mu F$ ب) $C = ۱۰۰۰\ \mu F$

ضریب ریپل به صورت نسبت درصد ولتاژ مؤثر ریپل به ولتاژ DC خروجی به صورت زیر تعریف می‌شود:

$$٪ r.f. = \frac{v_r(rms)}{V_{dc}} \times ۱۰۰$$

برای $v_r(rms)$ از نتایج مسأله ۳-۳۵ استفاده کنید.

۳۲. با استفاده از تعریف بازده (η) در یکسوکننده‌ها نشان دهید که

الف) برای مدار یکسوکننده نیم موج رابطه زیر برقرار است:

$$\eta = \frac{۴۰٫۵}{۱ + R_f/R_L}$$

ب) برای مدار یکسوکننده تمام‌موج مقدار η دو برابر مقدار فوق است.

۳۳. یک مدار یکسوکننده تمام موج غیر پل با صافی خازنی و $C = ۴۰\ \mu F$ و $R_L = ۵\ K\Omega$ را در نظر بگیرید. در صورتی که ولتاژ بین هر یک از سرهای ثانویه و زمین به صورت $v_I = V_m \sin ۲\pi ۵۰ t$ با $V_m = ۱۰۰\ V$ باشد.

الف) $V_{L,dc}$ و ولتاژ ریپل V_r خروجی را محاسبه کنید.

ب) با فرض $V_\gamma = ۰٫۶\ V$، آیا مقادیر فوق به نحو قابل ملاحظه‌ای تغییر خواهند کرد؟

ج) دیودهای به‌کار رفته در این مدار چه جریان حداکثر و چه ولتاژ معکوس حداکثری را باید بتوانند تحمل کنند؟

۳۴. در شکل م-۳۴، خروجی یکسوکننده تمام موج برای دو حالت دیود ایده‌آل و واقعی رسم شده است. مقدار تأخیر φ را برحسب دامنه ورودی سینوسی (V_m) و ولتاژ آستانه هدایت (V_γ) دیود بیان نمایید. آیا φ برای یکسوکننده پل متفاوت خواهد بود؟ چرا؟



شکل م-۳۴

۳۸. مدار شکل م-۳۸ یک مدار پل با سر وسط است. طرز کار آن را توضیح دهید. در صورتی که $N_2/N_1 = 0/1$ و $v_I = 100 \sin \omega t$ باشد، ولتاژ خروجی را تعیین نمایید.



شکل م-۳۸

۳۹. در مدار شکل م-۳۹ دیودها ایده‌آل و $v_I = V_m \sin \omega t$ است.

الف) شکل موج ولتاژ خروجی v_O را به دست آورده و رسم کنید.

ب) مقدار DC ولتاژ خروجی را محاسبه کنید.

ج) مشخصه انتقالی مدار را رسم کنید.



شکل م-۳۹

۴۰. با استفاده از رابطه ۳-۴۱ و مدار شکل ۳-۳۰ معادل تونن یکسوکننده تمام‌موج با فیلتر خازنی را به دست آورید.

۴۱. ضریب تنظیم بار را برای هر یک از مدارهای یکسوکننده زیر به دست آورید.

الف) یکسوکننده نیم‌موج

ب) یکسوکننده تمام‌موج

ج) یکسوکننده نیم‌موج با صافی خازنی

د) یکسوکننده تمام‌موج با صافی خازنی

۴۲. برای حفاظت دستگاههای اندازه‌گیری می‌توان از دیود زنر استفاده نمود، بدون اینکه به خطی بودن دستگاه خدشه‌ای وارد شود. مدار شکل م-۴۲ نمایش یک ولتمتر DC است که حداکثر ولتاژ قابل خواندن با آن $25\ V$، مقاومت داخلی آن $560\ \Omega$ و حداکثر جریان گذرنده از آن $0/2\ mA$ است. در صورتی که ولتاژ شکست دیود زنر برابر $20\ V$ باشد، مقاومتهای R_1 و R_2

۴۶. مدار شکل م-۴۶ را با فرض $I_{Z,max} = ۳/۶ mA$ و $I_K = ۰/۲ mA$ در نظر بگیرید.

الف) مقادیر حداقل و حداکثر مقاومت R_L را به‌گونه‌ای تعیین نمایید که تنظیم ولتاژ به خوبی صورت پذیرد. ولتاژ ورودی بین ۸ تا ۱۰ ولت تغییر می‌کند و $V_Z = ۶/۲ V$ است.

ب) اگر $R_L = ۲۰ K\Omega$ بوده و دیود زنر دارای مقاومت داخلی $۵\ \Omega$ باشد درصد تغییرات ولتاژ خروجی را به‌ازای تغییرات ولتاژ ورودی به دست آورید.



شکل م-۴۶

۴۷. در مدار تنظیم‌کننده ولتاژ شکل م-۴۷ از دیودهای معمولی مشابه با $V_\gamma = ۰/۷\ V$ استفاده شده است. در صورتی که ولتاژ ۴ ولتی ورودی به اندازه $\pm ۰/۵\ V$ تغییرات داشته باشد، تغییرات ولتاژ خروجی چه مقدار خواهد بود؟ ($R_L \gg ۳r_d$، لازم است r_d محاسبه شود.)



شکل م-۴۷

۴۸. مدار شکل م-۴۸ را در نظر بگیرید.

الف) توضیح دهید که چگونه این مدار به صورت یک مدار دو برابر کننده ولتاژ عمل می‌کند؟

ب) چگونه می‌توان با تکمیل این مدار یک مدار چهار برابر کننده ولتاژ به دست آورد؟



شکل م-۴۸

۴۹. در مدار کلمپ شکل م-۴۹ دامنه شکل موج مثلثی ورودی برابر ۴ ولت است.

الف) شکل موج خروجی را به‌ازای مقادیر $V_R = ۲\ V$ و $V_R = -۲\ V$ رسم نمایید.

ب) در صورتی که $V_R = \pm ۵\ V$ باشد آیا مدار، ورودی را کلمپ خواهد کرد؟ چرا؟



شکل م-۴۹

۴-۱ ساختمان ترانزیستور

BJT از اتصال سه لایه بلور نیمه‌هادی تشکیل می‌شود. لایه وسطی بیس[1] (B) و دو لای
جانبی، یکی امیتر[2] (E) و دیگری کلکتور[3] (C) نام دارند. نوع بلور بیس با نوع بلورهای امیتر
کلکتور متفاوت است. در ترانزیستورهای *PNP*، بیس از بلور نوع *N* و امیتر و کلکتور از نوع
هستند و در ترانزیستورهای *NPN*، بیس از بلور نوع *P* و دو لایه دیگر از نوع *N* ساخته می‌شوند. د
شکل ۴-۱ ساختمان ترانزیستورهای *PNP* و *NPN* به طور نمادین نشان داده شده است.

معمولاً میزان ناخالصی در لایه امیتر بیش از دو لایه دیگر و همچنین عرض لایه بیس کمتر
عرض لایه کلکتور بیشتر از لایه‌های دیگر است.

ساختمان واقعی یک ترانزیستور *NPN* از نوع **آلیاژی ـ نفوذی** در شکل ۴-۲-الف نمایش داد
شده است. در این ساختمان یک قطعه بلور نیمه‌هادی نوع *N* با مساحت کمتر از یک میلیمتر مربع ب
عنوان کلکتور به کار رفته که همچنین استحکام مکانیکی لازم جهت پیاده کردن بقیه قسمتها بر روی
آن را تأمین می‌نماید. یک ناحیه بیس از نوع *P* به روش **نفوذ** ایجاد گردیده و یک پیوند فلزی به آ
وصل می‌شود. سپس یک ناحیه امیتر از نوع *N* با روش آلیاژی در داخل ناحیه بیس تعبیه می‌شود
نتیجه کار یک زوج پیوند $P-N$ است که توسط ناحیه بسیار نازک بیس از هم جدا شده‌اند.

در ساختار مبتنی بر فن‌آوری صفحه‌ای (شکل ۴-۲-ب)، یک لایه نازک نوع *N* بر روی یک پای
با غلظت ناخالصی زیاد (N^+) به روش رشد رونشستی به وجود می‌آید. پس از پوشاندن سطح آ
توسط یک لایه اکسید، به وسیله خورش شیمیایی یک پنجره ایجاد شده و از درون آن ناخالصی نو
P به داخل بلور نفوذ داده می‌شود تا یک پیوند $P-N$ حاصل شود. سطح بلور مجدداً اکسید شده و
یک پنجره کوچکتر جهت نفوذ دادن ناحیه امیتر (N) باز می‌شود (معمولاً ناحیه امیتر از چگالی
ناخالصی بالاتری نسبت به بیس برخوردار است). در نهایت با قرار دادن اتصالات فلزی لازم
ساختمان ترانزیستور تکمیل می‌شود.



الف) ترانزیستور *PNP*



ب) ترانزیستور *NPN*

شکل ۴-۱: نمایش نمادین ساختمان ترانزیستور

1. Base 2. Emitter 3. Collector

جدول ۴-۱: حالتهای مختلف بایاس ترانزیستور

حالت بایاس	پیوند بیس و امیتر	پیوند بیس و کلکتور
فعال	مستقیم	معکوس
قطع	معکوس	معکوس
اشباع	مستقیم	مستقیم
فعال معکوس	معکوس	مستقیم

۴-۲ اساس کار ترانزیستور در ناحیه فعال

در مقدمه این فصل به این موضوع اشاره کردیم که ترانزیستور را می‌توان به صورت یک منبع جریان کنترل شده با جریان در نظر گرفت. برای درک این مطلب، بهتر است ترانزیستور بایاس شده توسط منابع DC به صورت شکل ۴-۴ را مورد مطالعه قرار دهیم. همان گونه که ملاحظه می‌شود در این شکل ترانزیستور توسط منابع V_{EE} و V_{CC} در ناحیه فعال بایاس شده است. در اینجا بحث خود را به ترانزیستور PNP اختصاص می‌دهیم. توصیف عملکرد ترانزیستورهای NPN نیز چندان تفاوتی ندارد. زیرا در ترانزیستور NPN الکترونهای آزاد نقشی را که حفره‌ها در نوع PNP ایفا می‌کنند، به عهده خواهند داشت.

در ناحیه فعال همان‌طور که در شکل ۴-۴ ملاحظه می‌شود، پیوند کلکتور ـ بیس (CB) به صورت معکوس و پیوند امیتر-بیس (EB) به صورت مستقیم بایاس می‌شود. ابتدا بایاس معکوس پیوند کلکتور-بیس را در نظر می‌گیریم و فرض می‌کنیم پیوند امیتر ـ بیس مدار باز باشد. در فصلهای قبل آموختیم که جریان معکوس یک پیوند $P-N$ تقریباً ثابت و مستقل از ولتاژ خارجی دو سر پیوند است. همچنین، دیدیم که اگر چنانچه بخواهیم جریان معکوس پیوند را افزایش دهیم باید به نحوی میزان حاملهای اقلیت را بالا ببریم. مثلاً در دیود نوری با تابش فوتونهای نورانی و تحریک الکترونهای ظرفیت میزان حاملهای اقلیت را افزایش می‌دهیم. در واقع ازدیاد حاملهای اقلیت به هر شکل دیگری



شکل ۴-۴: نحوه بایاس ترانزیستور PNP در ناحیه فعال

ولتاژ معکوس کلکتور ـ بیس مستقل بوده و توسط جریان امیتر کنترل می‌شود. در تأیید این امر و برای تکمیل بحث فوق مناسب است که از وضعیت سد پتانسیل در محل پیوندهای ترانزیستور نیز کمک بگیریم. در شکل ۴-۶، تغییرات پتانسیل الکتریکی یک ترانزیستور در حالت بدون بایاس و همین تغییرات برای ترانزیستور در حالتی که در ناحیه فعال بایاس شده، نشان داده شده است.

در این شکلها برای سادگی، ساختمان ترانزیستور کاملاً متقارن فرض گردیده و از عرض نواحی تهی نیز صرف‌نظر شده است. چون پیوند امیتر ـ بیس در حالت بایاس مستقیم است، سد پتانسیل آن به اندازه ولتاژ $|V_{EB}|$ کاهش یافته است. این کاهش سد پتانسیل راه را برای تزریق حاملهای اقلیت اضافی به بیس هموار می‌سازد. حاملهای تزریق شده به بیس نه تنها در مقابل خود مانع پتانسیلی ملاحظه نمی‌کنند، بلکه در سراشیبی سد پتانسیل موجود قرار گرفته و به دامان کلکتور سقوط می‌کنند. روشن است که میزان موفقیت حاملهای تزریق شده در رسیدن به کلکتور ارتباط چندانی به ارتفاع سد پتانسیل کلکتور ـ بیس و یا ولتاژ $|V_{CB}|$ ندارد؛ زیرا به هر حال این حاملها از این سد پتانسیل سقوط خواهند کرد. بدین ترتیب بار دیگر ملاحظه می‌شود که در ناحیه فعال جریان کلکتور تابع ولتاژ V_{CB} نبوده، بلکه توسط حاملهای اقلیت تزریق شده به بیس تعیین می‌شود. با توجه به بحث فوق، استفاده از معادله زیر برای جریان کلکتور ترانزیستور PNP قابل درک است:

$$I_C = I_S\, e^{V_{EB}/V_T} \qquad (۱-۴)$$

چنانچه معادله جریان دیود (رابطه ۲-۲) را به خاطر بیاوریم خواهیم دید که بخش نمایی رابطه ۴-۱ در واقع متناسب با جریان هدایت پیوند امیتر ـ بیس یا تقریباً میزان تزریق حفره‌ها به بیس است. پارامتر η که در رابطه ۲-۲ وجود دارد در اینجا ۱ فرض شده است؛ چراکه برای ترانزیستورهای امروزی این مقدار به جز در مواردی خاص (مثلاً جریانهای بسیار بزرگ یا بسیار کوچک) واقعاً نزدیک به یک است. I_S را جریان اشباع ترانزیستور می‌نامند. مقدار این جریان متناسب با عکس عرض بیس و نیز متناسب با سطح مقطع پیوند امیتر ـ بیس است. مقدار I_S معمولاً بین 10^{-12} تا 10^{-15} آمپر و



شکل ۴-۶: نمایش تغییرات پتانسیل الکتریکی در ترانزیستور



شکل ۴-۸: مؤلفه‌های مختلف جریان در ترانزیستور بایاس شده در ناحیه فعال

می‌توان جریان کلکتور (I_C) را به صورت زیر بیان نمود:

$$I_C = I_{PC} + I_{CBO} \qquad (۴-۲)$$

که در آن I_{PC} مؤلفه جریان حاصل از آن دسته از حفره‌های تزریقی است که به کلکتور رسیده‌اند و I_{CBO} جریان اشباع معکوس پیوند کلکتور ـ بیس است. همچنین برای جریان امیتر (I_E) داریم

$$I_E = I_{PE} + I_{NE} \qquad (۴-۳)$$

چون چگالی حفره‌ها در امیتر بسیار بزرگتر از چگالی الکترونهای آزاد در بیس است، معمولاً I_{PE} خیلی بزرگتر از I_{NE} است. نسبت I_{PE}/I_E را بازده تزریق امیتر نامیده و با γ نمایش می‌دهند.

$$\gamma = \frac{I_{PE}}{I_E} \qquad (۴-۴)$$

مؤلفه I_{PC} جریان کلکتور متناسب با I_{PE} است. ضمناً هر چه میزان حفره‌های ترکیب شده در بیس کمتر باشد، بخش بیشتری از I_{PE} به کلکتور می‌رسد. بنابراین نسبت I_{PC} به I_{PE} مبین توانایی بیس، در انتقال حفره‌های تزریق شده به کلکتور است. این نسبت را با α^* نمایش داده و به آن ضریب انتقال بیس می‌گویند.

$$\alpha^* = \frac{I_{PC}}{I_{PE}} \qquad (۴-۵)$$

ضریب انتقال بیس (α^*)، به عرض مؤثر بیس بستگی دارد. هر قدر این عرض مؤثر کوچکتر باشد α^* به یک نزدیکتر است. منظور از عرض مؤثر بیس، عرض ناحیه خنثی در این ناحیه است که نواحی تهی را شامل نمی‌شود.

بود. همچنین حساسیت β نسبت به تغییرات α بسیار زیاد است. به طور مثال اگر α از ۰٫۹۹ به ۰٫۹۹۸ تغییر یابد، β از ۹۹ به ۴۹۹ تغییر خواهد کرد. از آنجاکه ساخت ترانزیستورها با مشخصات کاملاً یکسان، از جمله عرض بیس دقیقاً برابر هم، ممکن نیست پارامتر α حتی برای ترانزیستورهای از یک نوع کمی متفاوت خواهد بود. در نتیجه پارامتر β برای این ترانزیستورها نه تنها یکسان نیست بلکه دارای دامنه تغییرات قابل توجهی است.

معادله کلی جریان کلکتور

در بررسی مؤلفه‌های جریان در ترانزیستور، فرض بر این بود که ترانزیستور در ناحیه فعال بایاس شده است. در ناحیه فعال، همان‌طور که قبلاً اشاره شد، پیوند امیتر ـ بیس به صورت مستقیم و پیوند کلکتور ـ بیس به صورت معکوس بایاس می‌شود. معادله جریان کلکتور را می‌توان به شکل کلی‌تری نیز نوشت، به طوری که حالت هدایت پیوند کلکتور ـ بیس را نیز شامل شود. برای این کار باید در رابطه ۴-۷ جریان اشباع معکوس پیوند کلکتور ـ بیس را با رابطه کلی جریان مستقیم یک پیوند $P-N$ جایگزین نماییم. در نتیجه معادله کلی جریان کلکتور به صورت زیر به دست می‌آید:

$$\begin{aligned} I_C &= \alpha I_E - I_{CBO}(e^{V_C/V_T} - ۱) \\ &= \beta I_B - (۱+\beta) I_{CBO}(e^{V_C/V_T} - ۱) \end{aligned} \qquad (۴-۱۱)$$

منظور از V_C ولتاژ مستقیم وصل شده به دو سر کلکتور و بیس است. در ترانزیستور PNP، $V_C = V_{CB}$ و در ترانزیستور NPN، $V_C = V_{BC}$ است. برای مقادیر V_C منفی و خیلی بزرگتر از V_T، معادله فوق به صورت رابطه ۴-۷ در می‌آید. در اینجا ذکر این نکته ضروری است که گرچه تاکنون بحث خود را بر روی ترانزیستور PNP متمرکز کرده بودیم، اما روابطی که بین جریان پایه‌های مختلف ترانزیستور به دست آوردیم برای ترانزیستور NPN نیز صحیح هستند. همچنین برای ترانزیستور NPN جهت جریان هر سه سر امیتر، کلکتور و بیس نسبت به ترانزیستور PNP تغییر می‌کند.

۴-۳ مشخصه‌های ترانزیستور

ترانزیستور مانند سایر عناصری که در مدار و الکترونیک معرفی می‌شوند با منحنی‌های مشخصه آن که به نحو خاصی ارتباط بین تغییرات ولتاژ و جریان در سرهای مختلف ترانزیستور را توصیف می‌کنند شناخته می‌شود. از آنجاکه طرز قرارگرفتن ترانزیستور در مدارهای مختلف و نحوه اِعمال سیگنال ورودی و گرفتن سیگنال خروجی از آن، به شکلهای متنوعی صورت می‌گیرد و همچنین کمیتهای ولتاژ و جریان ترانزیستور را به شکلهای مختلفی می‌توان به عنوان متغیر مستقل

جدول ۴-۲: تعریف مشخصه‌های ترانزیستور در ترکیبهای مختلف مداری آن

نوع ترکیب	مشخصه خروجی	مشخصه ورودی
بیس مشترک 	$i_C = f_1(i_E, v_{CB})$	$i_E = g_1(v_{CB}, v_{EB})$
امیتر مشترک 	$i_C = f_2(i_B, v_{CE})$	$i_B = g_2(v_{CE}, v_{BE})$
کلکتور مشترک 	$i_E = f_3(i_B, v_{EC})$	$i_B = g_3(v_{EC}, v_{BC})$

(*CE*)[1] و کلکتور مشترک (*CC*)[2] شناخته می‌شوند. در جدول ۴-۲ چگونگی قرار گرفتن یک ترانزیستور *PNP* در ترکیبهای *CB*، *CE* و *CC* و نحوه تعریف مشخصه‌های خروجی و ورودی آن نمایش داده شده است. قابل ذکر است که در جدول فوق، جهت جریان سرهای ترانزیستور جهت واقعی آنها در نظر گرفته شده و لذا در بعضی از موارد در تعریف کلی مشخصه‌های خروجی و ورودی، علامت متغیرها تغییر می‌کند.

در این فصل مشخصه‌های ترانزیستور در ترکیبهای مختلف مداری آن، از دید *DC* و سیگنالهای بزرگ بررسی می‌شود که نتایج آن در مبحث بایاس ترانزیستور و انتخاب نقطه کار *DC* مناسب برای تقویت‌کننده‌های ترانزیستوری کاربرد مستقیم دارد. تجزیه و تحلیل سیگنال کوچک ترانزیستور و خطی‌سازی منحنی‌های مشخصه آن در حوالی نقطه کار *DC* و به دست آوردن مدلهای خطی برای ترانزیستور، از جمله مباحث مهم دیگری است که در فصل ششم این کتاب به آنها خواهیم پرداخت.

۴-۴ ترکیب بیس مشترک

چون ترانزیستور دارای سه سر خارجی متمایز است، از لحاظ نحوه اتصال ورودی و خروجی به آن، می‌تواند به شکلهای مختلفی در مدارهای الکترونیکی مورد استفاده قرار گیرد. به عبارت دیگر هر یک از سرهای ترانزیستور ممکن است بین ورودی و خروجی مشترک باشند. در این بخش حالتی

1. *Common Emitter* 2. *Common Collector*



شکل ۴-۱۱: مشخصه خروجی یک ترانزیستور سیلیکن *PNP* در پیوند بیس مشترک

ازای یک مقدار ثابت I_E، جریان I_C کاملاً ثابت نبوده و با افزایش $|V_{CB}|$ کمی افزایش می‌یابد. اما این افزایش هیچگاه به مفهوم دقیق نبودن رابطه ۴-۷ برای ناحیه فعال نیست. در واقع ضریب α در رابطه ۴-۷ ثابت نبوده و با افزایش $|V_{CB}|$ کمی تغییر می‌کند. علت این تغییر آن است که با افزایش ولتاژ معکوس V_{CB}، عرض مؤثر ناحیه بیس کاهش یافته و در نتیجه ضریب انتقال بیس (α^*) کمی افزایش می‌یابد. چون بهره α با ضریب α^* متناسب است، ازدیاد α^* موجب افزایش α و در نتیجه ازدیاد I_C با یک I_E ثابت می‌شود. این پدیده را **مدولاسیون عرض بیس** و یا **اثر ارلی**[1] می‌نامند.

در شکل ۴-۱۱ بخش بالای منحنی $I_E = ۰$ و سمت راست خط $V_{CB} = ۰٫۶V$ به عنوان ناحیه فعال مشخص شده است. مشاهده می‌کنیم که در این ناحیه جریان خروجی I_C تقریباً تابع خطی جریان ورودی I_E است (با صرف‌نظر از I_{CBO}). از این نظر ناحیه فعال را **ناحیه خطی مشخصه خروجی** نیز می‌نامند.

---

1. Early Effect

مثال ۴-۲: اگر در مدار شکل ۴-۱۰-الف، $R_E = ۹/۳\,K\Omega$، $\alpha = ۰/۹۸$، $V_{CC} = ۱۰\,V$ و $V_{EE} = ۱۰\,V$ باشد.

الف) با فرض $R_C = ۱۱\,K\Omega$ و $V_{EB} = ۰/۷\,V$ آیا ترانزیستور در ناحیه فعال کار می‌کند؟ اگر جواب منفی است ناحیه کار ترانزیستور را تعیین کنید.

ب) در صورتی که $R_C = ۴\,K\Omega$ و $V_{EE} = ۰\,V$ باشد ناحیه کار ترانزیستور را تعیین کنید.

حل:

الف) با نوشتن معادله KVL در مدار شکل ۴-۱۰-الف داریم

$$V_{EE} = R_E I_E + V_{EB} \quad \Rightarrow \quad ۱۰ = ۹/۳ I_E + ۰/۷ \quad \Rightarrow \quad I_E = ۱ mA$$

$$V_{CC} = R_C I_C - V_{CB} \quad \Rightarrow \quad ۱۰ = ۱۱ I_C - V_{CB} \qquad (۱۴-۴)$$

در صورتی که ترانزیستور در ناحیه فعال باشد می‌توان نوشت

$$I_C = \alpha I_E = ۰/۹۸ I_E = ۰/۹۸ mA$$

با جایگزینی در رابطه ۴-۱۴ خواهیم داشت

$$V_{CB} = ۱۱ \times ۰/۹۸ - ۱۰ = ۰/۷۸ V$$

مقدار فوق برای V_{CB} نشان می‌دهد که پیوند کلکتور ـ بیس به صورت مستقیم بایاس شده و بنابراین ترانزیستور نمی‌تواند در ناحیه فعال کار کند. از طرف دیگر روشن است که پیوند امیتر ـ بیس هم به صورت مستقیم بایاس شده است و بنابراین ترانزیستور در ناحیه اشباع قرار دارد.

ب) چنانچه $V_{EE} = ۰\,V$ شود، پیوند امیتر ـ بیس ولتاژ بایاسی نخواهد داشت و I_E و V_{EB} برابر صفر می‌شوند و هیچ‌گونه حفره‌ای به بیس تزریق نمی‌شود. در این حالت هر دو پیوند امیتر ـ بیس و کلکتور ـ بیس در وضعیت قطع قرار گرفته و ترانزیستور در ناحیه قطع خواهد بود.

■

مشخصه ورودی

در ترکیب بیس مشترک دسته منحنی‌های تغییرات I_E برحسب V_{EB} که برای مقادیر مختلف V_{CB} رسم شده‌اند، مشخصه ورودی را تشکیل می‌دهند. در شکل ۴-۱۲ مشخصه ورودی یک ترانزیستور سیلیکن PNP نشان داده شده است. منحنی‌های شکل ۴-۱۲ همان مشخصه‌های جریان ـ ولتاژ دیود پیوند امیتر ـ بیس به ازای مقادیر مختلف ولتاژ کلکتور می‌باشند.



شکل ۴-۱۳: یک تقویت‌کننده ساده بیس مشترک

$$i_C = \alpha i_E \tag{۱۶-۴}$$

همچنین با استفاده از معادله KVL در حلقه ورودی، i_E به صورت زیر به دست می‌آید:

$$i_E = \frac{v_i}{R_E} + \frac{V_{EE} - V_{EB}(ON)}{R_E} \tag{۱۷-۴}$$

که با جایگزینی در روابط ۴-۱۶ و ۴-۱۵ خواهیم داشت

$$v_O = -V_{CC} + \frac{\alpha R_C}{R_E}\left[V_{EE} - V_{EB}(ON)\right] + \frac{\alpha R_C}{R_E} v_i \tag{۱۸-۴}$$

همان‌طور که ملاحظه می‌شود در ولتاژ خروجی v_O، دو بخش قابل تفکیک DC و ac وجود دارد، که قسمت ac آن عبارت از $\alpha(R_C/R_E)v_i$ است. روشن است که در این مدار، تقویت جریانی صورت نگرفته است. اما سیگنال ورودی v_i در خروجی به صورت $\alpha(R_C/R_E)v_i$ ظاهر شده است. بنابراین بهره ولتاژ (A_v) مدار عبارت است از

$$A_v = \frac{v_o}{v_i} = \frac{\alpha R_C}{R_E} \tag{۱۹-۴}$$

چون α عددی نزدیک به یک است، شرط تقویت کنندگی ولتاژ در مدار بیس مشترک فوق این خواهد بود که مقاومت R_C خیلی بزرگتر از R_E انتخاب شود. شایان ذکر است که در این مدار مقادیر مقاومتها و منابع باید به گونه‌ای انتخاب شوند که ترانزیستور همواره در ناحیه فعال باقی بماند. برای این منظور باید همواره $i_E > 0$ (در رابطه ۴-۱۷) و $v_{CB} = v_O \leq 0.6V$ باشد.

۴-۵ ترکیب امیتر مشترک

در ترکیب امیتر مشترک نحوه قرار گرفتن ترانزیستور به گونه‌ای است که امیتر بین ورودی و خروجی مشترک بوده، ورودی به بیس اِعمال گردیده و خروجی از کلکتور گرفته می‌شود. در شکل ۴-۱۴ مدارهای امیتر مشترک با استفاده از ترانزیستورهای PNP و NPN نشان داده شده‌اند. در این مدارها جهت واقعی جریان سرهای ترانزیستور را به عنوان جهت قراردادی انتخاب کرده‌ایم.

NuEB



شکل ۴-۱۵: مشخصه خروجی یک ترانزیستور سیلیکن *NPN* در مدار امیتر مشترک

چنانچه در رابطه ۴-۱۰، I_B را صفر قرار دهیم خواهیم داشت

$$I_C = (\beta + ۱)\, I_{CBO} \qquad (۲۰-۴)$$

یعنی به ازای $I_B = ۰$، I_C به مراتب بزرگتر از I_{CBO} بوده و در این حالت منحنی متناظر با $I_B = ۰$ برخلاف مشخصه بیس مشترک که در آن منحنی متناظر با $I_E = ۰$ بر محور V_{CB} منطبق بود، به خوبی از محور V_{CE} فاصله دارد.

در یک تحلیل جامعتر، چنانچه بخواهیم اثر ارلی یا مدولاسیون عرض بیس را که باعث افزایش جریان کلکتور با ازدیاد V_{CE} می‌شود، نیز در نظر بگیریم باید از شکل دقیقتر معادله ۴-۱ یعنی

$$I_C = I_S\,(۱ + \frac{V_{CE}}{V_A})\, e^{V_{BE}/V_T} \qquad (۲۱-۴)$$

استفاده کنیم. در معادله اخیر V_A **ولتاژ ارلی**[1] ترانزیستور نامیده می‌شود.

مقدار این پارامتر برای ترانزیستورهای مدار مجتمع حدود ۵۰ تا ۱۰۰ ولت است. رابطه ۴-۲۱ در تحلیلها و شبیه‌سازیهای کامپیوتری مدارهای ترانزیستور مورد استفاده قرار می‌گیرد.

ناحیه قطع: ناحیه قطع در ترانزیستور با $I_E = ۰$ و $I_C = I_{CBO}$ مشخص می‌شود. توجه به این نکته حائز اهمیت است که مدار باز کردن بیس، برای قطع ترانزیستور کافی نیست. زیرا به ازای

1. *Early Voltage*

$V_{CE}(sat)$ ترانزیستور تفاضل دو ولتاژ V_{BE} و V_{BC} است، که چون هر دو پیوند بیس ـ امیتر و بیس ـ کلکتور در حالت هدایت هستند این تفاضل از حدود ۰٫۱ تا ۰٫۲ ولت تجاوز نخواهد کرد. توجه کنید که چگالی ناخالصی در لایه امیتر نسبت به لایه کلکتور بیشتر است و بنابراین ولتاژ V_{BE} نسبت به V_{BC} در حالی که هر دو پیوند در حالت هدایت هستند کمی بیشتر خواهد بود. معمولاً برای ترانزیستور سیلیکن، $V_{CE}(sat) = ۰٫۲\,V$ و برای ترانزیستور ژرمانیم $V_{CE}(sat) = ۰٫۱\,V$ در نظر گرفته می شود. ضمناً در ناحیه اشباع عبارت نمایی در معادله کلی جریان کلکتور (رابطه ۴-۱۱) غیرقابل چشمپوشی است و رابطه $I_C = \beta I_B$ برقرار نبوده و نامساوی $I_C(sat) < \beta I_B$ صادق است.

مثال ۴-۳: در مدار شکل ۴-۱۶، $V_{BE}(ON) = ۰٫۷\,V$ و $\beta = ۱۰۰$ است.

الف) I_C و V_{CE} را به ازای $V_{BB} = ۱٫۲\,V$ محاسبه کنید.

ب) اگر V_{BB} را تا ۲٫۷ ولت افزایش دهیم، جریان I_C و ولتاژ V_{CE} چقدر می‌شوند؟

ج) مقدار حداقل V_{BB} که ترانزیستور را به اشباع می‌برد چقدر است؟

حل:

الف) فرض می‌کنیم ترانزیستور در ناحیه فعال باشد. در این صورت با نوشتن معادله KVL در حلقه ورودی، جریان I_B را محاسبه می‌نماییم.

$$I_B = \frac{V_{BB} - V_{BE}(ON)}{R_B} = \frac{۱٫۲ - ۰٫۷}{۱۰} = ۰٫۰۵\,mA$$

در ناحیه فعال برای جریان کلکتور داریم

$$I_C = \beta I_B = ۱۰۰ \times ۰٫۰۵ = ۵\,mA$$

برای محاسبه V_{CE} معادله KVL را برای حلقه خروجی می‌نویسیم

$$V_{CE} = V_{CC} - R_C I_C = ۲۰ - ۲ \times ۵ = ۱۰\,V$$



شکل ۴-۱۶: مدار مثال ۴-۳

مثال ۴-۴: مدار شکل ۴-۱۷ یک کلید ترانزیستوری را نشان می‌دهد. برای ترانزیستور به‌کار رفته $۱۰۰ < \beta < ۲۰۰$ و $I_{CBO} = ۰/۱ \mu A$ است.

الف) حداقل جریان I_B که ترانزیستور را به حالت اشباع می‌برد چقدر است؟

ب) حداکثر ولتاژ V_{BB} که به ازای آن ترانزیستور در حالت قطع خواهد بود چقدر است؟



شکل ۴-۱۷: مدار مثال ۴-۴

حل:

الف) با در نظر گرفتن $V_{CE}(sat) = ۰/۲ V$ و نوشتن معادله KVL در حلقه شامل کلکتور و امیتر، $I_C(sat)$ به دست می‌آید.

$$\alpha \; I_C(sat) = \frac{V_{CC} - V_{CE}(sat)}{R_C}$$

$$= \frac{۵ - ۰/۲}{۱} = ۴/۸ mA$$

بنابراین حداقل I_B بر اساس رابطه ۴-۲۴ برابر است با

$$I_{B,min} = \frac{۴/۸}{۱۰۰} = ۰/۰۴۸ mA = ۴۸ \mu A$$

حال چنانچه اتفاقاً β ترانزیستور به حداکثر خود یعنی ۲۰۰ برسد، $I_C(sat)/\beta$ برابر $۲۴ \mu A$ خواهد شد که چون جریان بیس انتخابی ($۴۸ \mu A$) از آن بیشتر است، ترانزیستور در ناحیه اشباع باقی خواهد ماند.

ب) در حالت قطع، جریان اشباع معکوس I_{CBO} از کلکتور به بیس جریان می‌یابد و $V_{BE}(cut) = ۰$ است. بنابراین برای حداکثر V_{BB} می‌توان نوشت

$$V_{BB,max} = - R_B I_{CBO} + V_{BE}(cut)$$

$$= - ۱۰۰ \times ۱۰^{-۴} + ۰ = - ۰/۰۱ V$$

■

حالت فعال معکوس

تاکنون با توجه به سه حالت مختلف برای مدارهای بایاس ترانزیستور، سه ناحیه کار مشخص برای ترانزیستور تعریف نموده‌ایم. از جمله ناحیه فعال را بخشی از مشخصه که در آن پیوند

ورودی یک ترانزیستور نمونه سیلیکن از نوع *NPN* نشان داده شده است. منحنی‌ها به ازای مقادیر V_{CE} از صفر تا ۲ ولت رسم شده‌اند. چون به ازای یک V_{BE} ثابت، افزایش V_{CE} باعث ازدیاد V_{CB} و در نتیجه کاهش عرض مؤثر بیس می‌شود (پدیده مدولاسیون عرض بیس)، میزان ترکیب مجدد در بیس کاهش یافته و بنابراین جریان بیس تقلیل می‌یابد. این موضوع انتقال منحنی‌های مشخصه ورودی را به سمت راست با افزایش V_{CE} توجیه می‌کند.

همچنین ملاحظه می‌کنیم که در V_{CE}های نزدیک به اشباع و جریانهای I_B نسبتاً بزرگ ولتاژ V_{BE} به سمت ۰٫۸ ولت میل می‌کند. معمولاً برای ترانزیستورهای سیلیکن در حالت اشباع $V_{BE}(sat) = ۰٫۸V$ و برای ژرمانیم $V_{BE}(sat) = ۰٫۳\,V$ در نظر گرفته می‌شوند.

۴-۶ ترکیب کلکتور مشترک

در بعضی کاربردها لازم است ترانزیستور در ترکیب کلکتور مشترک به‌کار رود. در این ترکیب، کلکتور بین ورودی و خروجی مشترک است. ورودی به بیس داده می‌شود و خروجی از امیتر گرفته می‌شود. در فصلهای بعد ضمن مطالعه تقویت‌کننده‌ها خواهیم دید که امتیاز عمده این مدار داشتن امپدانس ورودی بزرگ و امپدانس خروجی کم است. بدین لحاظ در تطبیق امپدانسی طبقات متوالی می‌توان از آن استفاده نمود. در شکل ۴-۱۹ مدار کلکتور مشترک با استفاده از ترانزیستورهای *PNP* و *NPN* نشان داده شده است. مشخصه خروجی در ترکیب کلکتور مشترک عبارت از دسته منحنی‌های تغییرات I_E برحسب V_{EC} به ازای مقادیر مختلف I_B است. با در نظر گرفتن اینکه $I_E \cong I_C$ و $V_{EC} = -V_{CE}$ است، برای طراحی مدار کلکتور مشترک می‌توان از مشخصه‌های خروجی امیتر مشترک استفاده نمود. همچنین به جای مشخصه‌های ورودی کلکتور مشترک نیز می‌توان مشخصه‌های ورودی امیتر مشترک را مورد استفاده قرار داد.



(ب) ترانزیستور *NPN* (الف) ترانزیستور *PNP*

شکل ۴-۱۹: مدار کلکتور مشترک



شکل ۴-۲۰: نمایش منحنی توان حداکثر کلکتور و ناحیه مجاز استفاده از مشخصه

حداکثر ولتاژ معکوس قابل تحمل کلکتور ـ بیس را وقتی که امیتر مدار باز باشد با BV_{CBO} نمایش می‌دهند. معمولاً $BV_{CEO} \leq BV_{CBO}$ است. مثلاً برای ترانزیستور *2N5745* هر دوی این ولتاژهای نامی برابر ۸۰ ولت داده شده‌اند. در صورتی که برای ترانزیستور *2N2222A*، $BV_{CEO} = ۴۰\ V$ و $BV_{CBO} = ۷۵\ V$ است. در حقیقت BV_{CBO} نمایانگر ولتاژ شکست پیوند کلکتور ـ بیس ناشی از بروز پدیده ضرب بهمنی در ناحیه تهی این پیوند است. اما در مورد BV_{CEO} ممکن است پدیده دیگری موسوم به از میان رسیدن تعیین کننده باشد. این پدیده با ازدیاد ولتاژ معکوس پیوند کلکتور ـ بیس و به دنبال افزایش عرض ناحیه تهی پیوند کلکتور ـ بیس و گسترش آن در سراسر عرض بیس شکل می‌گیرد. با رسیدن ناحیه تهی به امیتر می‌توان تصور نمود که کلکتور و امیتر ترانزیستور به هم رسیده‌اند. در این صورت در پیوند امیتر ـ بیس سد پتانسیل $V_\circ - |V_{EB}|$ کاهش یافته و ممکن است به ایجاد جریان امیتر قابل ملاحظه‌ای منجر شود. غیر قابل تحمل شدن این جریان حد بالایی را برای ولتاژ V_{CE} تعیین می‌نماید. در صورتی که برای یک ترانزیستور ولتاژ شکست پیوند کلکتور ـ بیس بزرگتر از بالاترین حد مجاز V_{CE} از نقطه نظر پدیده از میان رسیدن باشد، برای آن ترانزیستور BV_{CBO} از BV_{CEO} بزرگتر خواهد بود. به عنوان مثال در مورد ترانزیستور *2N2222A*، به نظر می‌رسد پدیده ضرب بهمنی در پیوند کلکتور ـ بیس در ولتاژ حدود ۷۵ ولت اتفاق می‌افتد، حال آنکه پدیده از میان رسیدن ممکن است در V_{CEO} حدود ۴۰ ولت شروع شود.

۴-۸ زمانهای قطع و وصل ترانزیستور

از موارد مهم کاربرد ترانزیستور، علاوه بر تقویت‌کننده‌ها، مدارهای کلید را می‌توان نام برد. در این مدارها با اِعمال یک پالس ورودی مناسب می‌توان ترانزیستور را از حالت قطع به اشباع و یا بالعکس برد. مدار کلید شکل ۴-۲۲ را در نظر بگیرید.

فرض کنید که شکل موج نشان داده شده در شکل ۴-۲۳-الف به عنوان ورودی (v_I) مدار شکل ۴-۲۲ مورد استفاده قرار گیرد. پالس ورودی بین دو مقدار V_1 و V_2 – تغییر می‌کند. گرچه برای اشباع ترانزیستور ولتاژ V_1 و برای به حالت قطع بردن آن ولتاژ V_2 – مناسب است، اما به محض تغییر ولتاژ ورودی از V_2 – به V_1 ترانزیستور فوراً به اشباع نمی‌رود و یا باتغییر ورودی از V_1 به V_2–، جریان کلکتور ترانزیستور سریعاً قطع نمی‌شود.

مدت زمانی راکه طول می‌کشد تا ترانزیستور از حالت قطع به اشباع برود، **زمان وصل** می‌نامند و با t_{on} نمایش می‌دهند. همچنین زمان لازم جهت به قطع رفتن یک ترانزیستور از حالت اشباع را زمان قطع می‌گویند و با t_{off} نشان می‌دهند. همان‌طور که در شکل ۴-۲۳-ب مشاهده می‌شود هر یک از زمانهای مذکور خود به دو بخش تقسیم می‌شود که در هر بخش، عامل فیزیکی مشخصی از تغییر ناگهانی جریان کلکتور جلوگیری می‌کند.

زمان وصل

فاصله زمانی t_{on} شامل دو قسمت زمان تأخیر (t_d) و زمان صعود (t_r) است.

زمان تأخیر (t_d): مادامی که ترانزیستور در حالت قطع است پیوند بیس ـ امیتر آن دارای ولتاژ معکوس یا صفر است. برای اینکه ترانزیستور وارد ناحیه فعال شود، لازم است خازن پیوند بیس ـ امیتر (سیلیکن) به اندازه ۰٫۷ ولت شارژ شود. در لحظه t_1 به محض تغییر ولتاژ ورودی، جریان بیس به اندازه $(V_1 + V_2) / R_B$ جهش می‌کند. اما ولتاژ V_{BE} نمی‌تواند به صورت ناگهانی از صفر به ۰٫۷ ولت برود. مدت زمان لازم برای شارژ خازن پیوند بیس ـ امیتر به اندازه ۰٫۷ ولت و در حقیقت تغییر وضعیت ترانزیستور از حالت قطع به حالت فعال را زمان تأخیر می‌نامند.



شکل ۴-۲۲: یک مدار کلید ترانزیستوری



شکل ۴-۲۴: تغییرات چگالی حاملهای اقلیت اضافی بیس در وضعیتهای مختلف ترانزیستور

شرط اینکه ترانزیستور از حالت اشباع به حالت فعال برود این است که حاملهای اقلیت اضافی ذخیره شده در بیس (قسمت خاکستری شکل) تخلیه شوند. مدت زمان لازم برای تخلیه این حاملها را زمان ذخیره می‌نامند. تخلیه این حاملها از طریق تغییر جهت جریان بیس، که در لحظه t_2 صورت می‌گیرد، انجام می‌شود.

زمان نزول (t_f): در این فاصله زمانی، ترانزیستور در حال تغییر وضعیت از حالت فعال به حالت قطع است و جریانهای کلکتور و بیس به صورت نمایی به سمت صفر میل می‌کنند.

معمولاً در ترانزیستورها زمان ذخیره از سایر زمانهای مورد بحث طولانی‌تر است و به عنوان عامل اصلی کاهش سرعت کلید ترانزیستوری شناخته می‌شود. برای ترانزیستور *2N2222A*، $t_d = ۱۰\ nsec$، $t_r = ۲۵\ nsec$، $t_s = ۲۲۵\ nsec$ و $t_f = ۶۰\ nsec$ است. برای افزایش سرعت کلید ترانزیستوری سعی می‌شود با روشهای مختلف حتی‌الامکان از اشباع ترانزیستور جلوگیری شود.

۴-۹ خلاصه

- در ترانزیستور پیوندی دوقطبی (*BJT*) هم حاملهای اقلیت و هم حاملهای اکثریت در ایجاد جریان دخالت دارند.
- در *BJT* جریان کلکتور می‌تواند توسط یکی از جریانهای بیس یا امیتر کنترل شود. به همین دلیل این ترانزیستور را یک منبع جریان کنترل شده با جریان در نظر می‌گیرند.
- برای ترانزیستور برحسب وضعیت مستقیم یا معکوس بودن پیوندهای کلکتور ـ بیس و امیتر ـ بیس، سه ناحیه کار در نظر گرفته می‌شود.
- در ناحیه فعال، پیوند کلکتور ـ بیس در وضعیت معکوس و پیوند امیتر ـ بیس در وضعیت مستقیم؛ در ناحیه اشباع، هر دو پیوند کلکتور ـ بیس و امیتر ـ بیس در وضعیت مستقیم و در ناحیه قطع، هر دو پیوند کلکتور ـ بیس و امیتر ـ بیس در وضعیت معکوس قرار دارند. همچنین در ناحیه

$V_{CE} = ۱۰\,V$ شود.

ب) در صورتی که β ترانزیستور برابر ۱۵۰ باشد، با R_B محاسبه شده در بند (الف) ولتاژ V_{CE} چقدر خواهد بود؟



شکل م-۳

۴. در تقویت‌کننده امیتر مشترک شکل م-۴، $\alpha = ۰/۹$، $V_{BE}(ON) = ۰/۷\,V$ و ولتاژ ورودی برحسب ولت برابر $v_i = ۰/۱\sin\omega t$ است.

الف) ولتاژ خروجی v_O چقدر است؟

ب) مقدار حداقل ولتاژ v_{CE} را محاسبه کنید.

ج) در صورتی که بخواهیم v_{CE} از ۰/۳ ولت کمتر نشود، حداکثر دامنه ولتاژ ورودی سینوسی چقدر می‌تواند باشد؟



شکل م-۴

۵. در مدار شکل م-۵ ترانزیستور دارای $\alpha = ۰/۹$ و $|V_{BE}(ON)| = ۰/۷\,V$ می‌باشد.

الف) مقدار مقاومت R_E چقدر باشد تا جریان کلکتور در ناحیه فعال $۱/۸\,mA$ شود؟

ب) مقدار R_C که ترانزیستور را به مرز اشباع می‌برد چقدر است؟ ($|V_{CE}(sat)| = ۰/۲\,V$)

ج) برای ثابت ماندن جریان I_C چه مقادیری برای R_C قابل قبول است؟



شکل م-۵

۶. در مدار شکل م-۶، مقادیر ولتاژهای V_C، V_E و V_B و جریانهای I_C، I_B و I_E را با فرض $\beta = ۳۰$ محاسبه نمایید.



شکل م-۶

۱۰. در مدار شکل م-۱۰ در صورتی که از یک ترانزیستور سیلیکنی با $\beta = ۱۰۰$ استفاده کرده باشیم، به ازای چه مقدار R_B، ولتاژ V_{CE} برابر $۴V$ خواهد شد؟



شکل م-۱۰

۱۱. در مدار شکل م-۱۱، از یک ترانزیستور سیلیکنی با $I_{CBO}=۱۰nA$ در دمای $۲۵^\circ C$ استفاده شده، که به ازای هر ۱۰ درجه افزایش دما این جریان دو برابر می‌شود.

الف) با فرض $V_{BB} = ۸V$، به ازای چه مقدار R_B ترانزیستور در دمای $۱۸۵^\circ C$ در حالت قطع باقی می‌ماند؟

ب) اگر $V_{BB} = ۲V$ و $R_B = ۲۰K\Omega$ باشد، تا چه دمایی ترانزیستور در حالت قطع باقی خواهد ماند؟



شکل م-۱۱

۱۲. در مدار کلید ترانزیستوری شکل م-۱۲ برای ترانزیستور $۲۰ < \beta < ۵۰$ و در دمای $۲۵^\circ C$ $I_{CBO} = ۲۰nA$ است.

الف) حداکثر V_I برای اینکه ترانزیستور در دمای $۷۵^\circ C$ در حالت قطع بماند چه مقدار خواهد بود؟

ب) R_C را طوری تعیین کنید که به ازای $V_I = ۵V$ و با فرض $|V_{CE}(sat)| = ۰/۲V$ ترانزیستور اشباع شود. این مقدار R_C حداقل است یا حداکثر؟



شکل م-۱۲

۱۳. ترانزیستور سیلیکنی مدار شکل م-۱۳ دارای $۳۰ < \beta < ۵۰$ و $I_{CBO} = ۱۰nA$ در دمای



شکل م-۱۷

۱۷. در مدار شکل م-۱۷ برای ترانزیستورها $V_{BE} = ۰٫۷V$ و برای دیود $V_\gamma = ۰٫۷V$ است. مطلوب است محاسبه ولتاژ نقاط A، B، C و D با فرض

الف) $\beta = \infty$

ب) $\beta = ۱۰$



شکل م-۱۸

۱۸. در مدار شکل م-۱۸ ترانزیستورها کاملاً مشابه و دارای $V_{BE} = ۰٫۷V$ هستند. ولتاژ کلکتور ترانزیستورهای $Q_۱$ و $Q_۲$ را برای حالتهای زیر محاسبه نمایید:

الف) $\beta_۱ = \beta_۲ = \infty$

ب) $\beta_۱ = \beta_۲ = ۱۰۰$

۱۹. در مدار شکل م-۱۹ برای ترانزیستور، $\beta = ۴۸$، $V_{BE} = ۰٫۷V$ و $V_{CE}(sat) = ۰٫۲V$ است.

الف) در مدار شکل م-۱۹-الف R_C را طوری تعیین کنید که ترانزیستور در مرز اشباع قرار گیرد.

ب) در شکل م-۱۹-ب دیود D را به مدار اضافه و $R_C = ۱KΩ$ انتخاب شود. اگر $V_\gamma = ۰٫۳V$ باشد، V_{CE} و I چقدر خواهند بود؟ ترانزیستور چه وضعیتی دارد؟ نقش دیود D چیست؟



شکل م-۱۹

۲۳. در مدار شکل م-۲۳ برای $V_I = \pm 5\,V$، $\beta = 100$ و $|V_{BE}| = 0/7\,V$، نقطه کار ترانزیستورها را به دست آورید.



شکل م-۲۳

۲۴. مسأله ۲۳ را به ازای ولتاژ ورودی ۷ ولت حل کنید.

۲۵. در مدار شکل م-۲۵ ترانزیستورهای Q_1 و Q_2 در ناحیه فعال کار می‌کنند. $V_{BE_1} = V_{BE_2} = 0/7\,V$، $\beta_1 = 100$، $\beta_2 = 50$ و از جریان اشباع معکوس صرف‌نظر می‌شود.

الف) جریانهای I_{B_2}، I_1، I_2، I_{C_1}، I_{C_2} و I_{E_2} را محاسبه نمایید.

ب) ولتاژهای V_{C_2} و V_{E_2} را پیداکنید.



شکل م-۲۵

۲۶. در مدار شکل م-۲۶ با فرض فعال بودن ترانزیستور، رابطه v برحسب i را به دست آورده و نشان دهید رفتار مدار مشابه رفتار دیود در ناحیه مستقیم است. مقادیر V_γ و R_f را برحسب V_{BE}، β، R_1 و R_2 به دست آورید.



شکل م-۲۶

۲۷. در مدار شکل م-۲۷ برای ترانزیستور $V_{EC}(sat) = 0/2\,V$، $V_{EB}(sat) = 0/8\,V$، $V_{EB}(ON) = 0/7\,V$ و $\beta = 100$ است.

الف) به ازای $R_B = 5\,K\Omega$ ولتاژ و جریان امیتر را به دست آورید.



شکل م-۲۶

RNuEB

الف) وضعیت ترانزیستورهای Q_1 و Q_2 و دیود D را در $Y=0$ و $Y=1$ تعیین نمایید (منظور ۰ و ۱ منطقی است).

ب) فرض کنید در ورودی و خروجی، این مدار به دروازه مشابه خود وصل شده باشد. ولتاژ نقاط A و B را برای $Y=0$ و $Y=1$ تعیین نمایید.

ج) در صورتی که $\beta_1 = \beta_2 = 20$ باشد، R_1 و R_2 را طوری تعیین کنید که در حالت $Y=0$ جریان I_1 برابر $I_{C_2}(sat)/2$ شود.



شکل م-۳۰

۳۱. در مدار شکل م-۳۱، با فرض $\beta = 100$ و $V_{CE}(sat) = 0.2V$،

الف) حداکثر مقدار R را طوری تعیین کنید که با شکل موج ورودی نشان داده شده تغییر وضعیت ترانزیستور بین حالتهای قطع و اشباع امکانپذیر باشد.



شکل م-۳۱



شکل م-۳۳

۳۴. در مدار شکل م-۳۴ با فرض $\beta = \infty$، مقادیر مقاومتها را طوری تعیین کنید که جریان کلکتورهای Q_1، Q_2 و Q_3 به‌ترتیب ۲، ۲ و ۴ میلی‌آمپر؛ $V_3 = 0$، $V_5 = -4$ و $V_7 = 2$ ولت باشد. با مقادیر به دست آمده فوق به ازای $\beta = 100$ مقادیر V_2، V_3، V_4، V_5، V_6 و V_7 را به دست آورید.



شکل م-۳۴

مداری که به‌کمک آن منبع DC، ولتاژ و جریان ثابت نقطه کار را در اختیار سرهای ترانزیستور قرار می‌دهد، **مدار بایاس** نام دارد. وقتی از بایاس کردن ترانزیستور صحبت می‌کنیم منظورمان طراحی مدار بایاس مناسب برای ایجاد نقطه کار دلخواه است. برای روشن شدن بیشتر موضوع، مدار آشنای شکل ۵-۱ را در نظر می‌گیریم.

با نوشتن معادله KVL در حلقه خروجی مدار (حلقه شامل V_{CE}) شکل ۵-۱، می‌توان رابطه I_C و V_{CE} ترانزیستور را به دست آورد.

$$V_{CE} = V_{CC} - R_C I_C \qquad (۵-۱)$$

نمایش معادله فوق در صفحه (V_{CE}, I_C)، یک خط با شیب $-1/R_C$ است. این خط محور V_{CE} را در نقطه $V_{CE} = V_{CC}$ و محور I_C را در نقطه $I_C = V_{CC}/R_C$ قطع می‌کند. چون رابطه ۵-۱ باید همواره برقرار باشد، I_C و V_{CE} ترانزیستور باید علیرغم هر نوع تغییر، در آن صدق نمایند. به عبارت دیگر بر روی مشخصه، خط مذکور را می‌توان مکان تغییرات I_C و V_{CE} ترانزیستور در نظر گرفت. این خط را **خط بار** DC ترانزیستور، در مدار بایاس مورد بحث می‌نامند. همان‌طورکه در شکل ۵-۱ مشاهده می‌شود، خط بار DC، منحنی‌های مشخصه را در نقاط مختلف قطع می‌کند. هر یک از این نقاط تقاطع، جریان I_C و ولتاژ V_{CE} ترانزیستور را به ازای یک جریان بیس معین، مشخص می‌نماید. جریان بیس ترانزیستور توسط مدار بایاس ورودی، شامل R_B و V_{BB} تعیین می‌شود. از معادله KVL در حلقه ورودی داریم

$$V_{BE} = V_{BB} - R_B I_B \qquad (۵-۲)$$

نمایش معادله فوق در صفحه (I_B, V_{BE})، یک خط با شیب $-1/R_B$ است که از تقاطع آن با مشخصه ورودی ترانزیستور، مقدار دقیق I_B به دست می‌آید. در عمل چون V_{BE} ترانزیستور در





شکل ۵-۱: یک مدار بایاس ساده به همراه مشخصه خروجی و خط بار DC آن



شکل ۵-۳: اعوجاج سیگنال در اثر انتخاب نامناسب نقطه کار

در قسمت بالای شکل، نقطه کار Q_1 در نزدیکی ناحیه اشباع انتخاب گردیده که این امر باعث برش سیگنال جریان کلکتور در قسمت بالا شده است. در قسمت پایین شکل، برش سیگنال در نیم سیکل منفی ناشی از انتخاب نقطه کار Q_2 در نزدیکی ناحیه قطع می‌باشد.

مثال ۵-۱: مدار شکل ۵-۱ را با توجه به مقادیر $V_{CC} = ۱۰\ V$، $R_C = ۲\ K\Omega$، $V_{BB} = ۱/۳\ V$، $V_{CE}(sat) = ۰/۲ V$، $\beta = ۱۲۵$ و $V_{BE}(ON) = ۰/۷ V$ در نظر بگیرید.

الف) مقاومت R_B را طوری تعیین کنید که نقطه کار در وسط خط بار DC واقع شود.

ب) با وجود R_B مذکور اگر V_{BB} برابر $۶/۱$ ولت شود، مختصات نقطه کار جدید چیست؟

حل:

الف) ابتدا با نوشتن معادله KVL در حلقه خروجی، معادله خط بار DC را به دست می‌آوریم.

$$V_{CE} = V_{CC} - R_C I_C$$

با جایگزین نمودن مقادیر R_C و V_{CC} در معادله مذکور، خط بار DC مدار به دست می‌آید.

$$V_{CE} = ۱۰ - ۲I_C$$

این خط را در صفحه مشخصه خروجی (V_{CE}, I_C) رسم نموده و نقطه Q را در وسط آن انتخاب می‌کنیم (شکل ۵-۴). اکنون با داشتن $I_{CQ} = ۲/۵\ mA$ و $\beta = ۱۲۵$، جریان بیس نقطه کار را می‌توان محاسبه نمود.

$$I_{BQ} \cong \frac{I_{CQ}}{\beta} = \frac{۲/۵}{۱۲۵} = ۰/۰۲\ mA$$

با توجه به شکل ۵-۴ ملاحظه می‌کنیم که نقطه کار Q مناسبترین نقطه کار برای ترانزیستور در مدار تقویت‌کننده خطی است. زیرا با این نقطه کار جریان کلکتور می‌تواند تغییراتی با دامنه حداکثر حدود $۲,۴mA$ داشته باشد، بدون اینکه از ناحیه خطی خارج شود. بدیهی است اگر نقطه کار در هر جای دیگری از خط بار انتخاب شود، حداکثر دامنه تغییرات جریان خروجی در ناحیه خطی محدودتر می‌شود.

■

۵-۲ بایاس مدار امیتر مشترک

طرحی که در مدار شکل ۵-۱ برای بایاس مدار امیتر مشترک به‌کار رفت، به لحاظ استفاده از دو منبع ولتاژ با ولتاژهای متفاوت، در عمل مورد استفاده قرار نمی‌گیرد. در شکل ۵-۵ برای تأمین جریان بایاس مدار بیس از همان منبع V_{CC} مربوط به بایاس کلکتور با یک مقاومت بزرگ R_B استفاده شده است.

برای این مدار معادله خط بار DC همان رابطه ۵-۱ است. جریان بیس با توجه به شکل مدار از رابطه زیر محاسبه می‌شود:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B} \qquad (۳-۵)$$

در شکل ۵-۵، اگر چه مسأله استفاده از یک منبع ولتاژ برای مدار کلکتور و بیس حل شده است، اما مدار مذکور دارای دو عیب مهم است که کاربرد آن را بسیار محدود می‌سازد. اول آنکه جریان کلکتور (جریان نقطه کار) به پارامترهای ترانزیستور، از جمله β بستگی دارد. از آنجاکه پارامتر β برای ترانزیستورهای از یک نوع نیز ممکن است کاملاً متفاوت باشد و اساساً مقدار دقیق آن نامعین است، معلوم نیست نقطه کار در محل پیش‌بینی شده قرار داشته باشد. دوم آنکه اگر دمای محیط افزایش یابد، ممکن است جریان کلکتور از مقدار اولیه به کلی فاصله گرفته و در عملکرد مدار اختلال جدی پدید آورد. افزایش جریان کلکتور با بالا رفتن دما به علت حساسیت شدید I_{CBO} به



شکل ۵-۵: بایاس مدار امیتر مشترک با استفاده از یک منبع ولتاژ



شکل ۵-۷: مدار خود بایاس

پایداری حرارتی ایجاد شده در مدار شکل ۵-۷، صرفاً ناشی از وجود مقاومت R_E است. در این مدار افزایش ناشی از رانش حرارتی I_C، باعث افزایش I_E و در نتیجه بالا رفتن ولتاژ نقطه E می‌شود. در این صورت، با فرض ثابت بودن ولتاژ نقطه B، V_{BE} ترانزیستور کاهش یافته و باعث تقلیل I_E و بالاخره کنترل I_C می‌شود.

در مدار اخیر، در مورد عدم حساسیت جریان کلکتور نسبت به تغییرات β، باید شرایطی را در طراحی در نظر گرفت تا این هدف تحقق یابد. جهت بررسی این موضوع و به طور کلی تجزیه و تحلیل مدار بایاس بیس در شکل ۵-۷، می‌توان به جای آن مدار معادل تونن را از دید بیس جایگزین نمود. در این صورت مدار شکل ۵-۸ حاصل می‌شود که بررسی آن به سادگی میسر است.

با به کار بردن قضیه تونن، R_T و V_T از روابط زیر محاسبه می‌شوند:

$$R_T = R_1 \parallel R_2 = \frac{R_1 R_2}{R_1 + R_2} \qquad (۵-۵)$$

$$V_T = \frac{R_2}{R_1 + R_2} V_{CC} \qquad (۵-۶)$$



شکل ۵-۸: معادل تونن مدار بایاس بیس در مدار خود بایاس

مثال ۵-۲: در مدار شکل ۵-۷، $V_{CC} = ۱۰\ V$، $R_C = ۴۰۰\ \Omega$ و برای ترانزیستور به‌کار رفته $۴۰ \le \beta \le ۱۲۰$ است. مقادیر مقاومتهای $R_۱$، $R_۲$ و R_E را طوری تعیین کنید که نقطه کار ترانزیستور در $I_C = ۱۰\ mA$ و $V_{CE} = ۵\ V$ قرار گیرد.

حل:

چون نقطه کار بر روی خط بار DC قرار دارد، پس باید مختصات آن در معادله خط بار DC (رابطه ۵-۱۴) صدق کند:

$$۵ = ۱۰ - (۰/۴ + R_E) \times ۱۰ \quad \Rightarrow \quad R_E = ۰/۱ K\Omega = ۱۰۰\ \Omega$$

چون β مقدار مشخصی نیست، باید مقاومتهای $R_۱$ و $R_۲$ طوری محاسبه شوند که جریان کلکتور نقطه کار نسبت به β حساسیت کمتری داشته باشد. بنابراین با استفاده از رابطه ۵-۱۲ خواهیم داشت

$$R_T \cong \frac{\beta_{min} R_E}{۱۰} = \frac{۴۰ \times ۱۰۰}{۱۰} = ۴۰۰\ \Omega$$

برای محاسبه V_T می‌توان از رابطه ۵-۱۰ و یا با تقریب بیشتر از رابطه ۵-۱۳ و با در نظر گرفتن $I_E \cong I_C$ استفاده نمود.

$$V_T = V_{BE} + I_E R_E + I_E R_T / (\beta_{av} + ۱) = ۱/۷۵\ V$$

در معادله فوق به جای β مقدار متوسط آن جایگزین شده است. اکنون با به‌کار بردن روابط ۵-۷ و ۵-۸ می‌توان $R_۱$ و $R_۲$ را محاسبه نمود.

$$v_{ce} = -(R_C + R_E)\, i_c \qquad (۲۰-۵)$$

می‌بینیم که طرف دوم رابطه ۵-۲۰، همان بخش ac سمت راست رابطه ۵-۱۸ است. بنابراین با توجه به روابط ۵-۱۹ و ۵-۲۰، رابطه ۵-۱۸ به صورت زیر در می‌آید:

$$v_{CE} = V_{CEQ} + v_{ce} \qquad (۲۱-۵)$$

با دقت در روابط ۵-۱۶ و ۵-۲۱ درمی‌یابیم که بخش DC جریان و ولتاژ خروجی ترانزیستور همان جریان و ولتاژ نقطه کار است و بخش ac تغییراتی در اطراف نقطه کار به وجود می‌آورد. به عبارت دیگر اگر برای سیگنال i_c و v_{ce} بخواهیم محورهای مختصات جداگانه‌ای در نظر بگیریم، باید مبدأ این مختصات بر نقطه کار ترانزیستور منطبق شود. این مطلب را می‌توان با نوشتن مجدد معادله ۵-۲۰ به صورت زیر بیان نمود:

$$v_{CE} - V_{CEQ} = -(R_C + R_E)(i_C - I_{CQ}) \qquad (۲۲-۵)$$

رابطه ۵-۲۲ تغییرات v_{ce} را برحسب i_c مشخص می‌نماید. نمایش این رابطه در صفحه مختصات کلی به صورت خطی با شیب $-1/(R_C + R_E)$ است که از نقطه کار Q که همان مبدأ مختصات (v_{ce}, i_c) است، عبور می‌کند. این خط را **خط بار** ac یا **خط بار دینامیکی** ترانزیستور و رابطه ۵-۲۲ را معادله خط بار ac می‌نامند. در حالت خاص مدار شکل ۵-۹، خط بار ac و DC ترانزیستور بر هم منطبق می‌باشند. زیرا هر دو دارای شیب یکسان بوده و از نقطه کار Q می‌گذرند.

در شکل ۵-۱۱، تغییرات جریان i_c و ولتاژ v_{ce} به همراه تغییرات جریان i_b و ولتاژ v_{be} نمایش داده شده است.

اگر دامنه سیگنال خروجی در مقابل مقدار DC آن قابل ملاحظه باشد، سیگنال را در این حالت **سیگنال بزرگ** گویند. در بسیاری از موارد با سیگنال کوچک سروکار داریم. سیگنالهای کوچک دارای

خازن کنارگذر

در مدار شکل ۵-۹ وجود مقاومت R_E گرچه به پایداری نقطه کار کمک می‌کند، اما از نقطه نظر سیگنال باعث کاهش بهره ولتاژ مدار می‌شود (این موضوع در فصل بعد روشنتر خواهد شد).

$$V_{CEQ} = R_C I_{CQ} \qquad (۲۵-۵)$$

از آنجا که نقطه کار Q الزاماً بر روی خط بار DC نیز قرار دارد، پس معادله دیگری هم برحسب مختصات مورد نظر نقطه کار داریم که عبارتست از

$$V_{CEQ} = V_{CC} - (R_C + R_E) I_{CQ} \qquad (۲۶-۵)$$

با حل دو معادله اخیر برحسب مختصات نقطه کار Q داریم

$$I_{CQ} = \frac{V_{CC}}{۲R_C + R_E}$$

$$V_{CEQ} = \frac{V_{CC} R_C}{۲R_C + R_E} \qquad (۲۷-۵)$$

درصورتی‌که بخواهیم به‌روش ترسیمی مختصات نقطه کار مطلوب Q را در وسط خط بار ac تعیین کنیم، کافی است خط بار DC (معادله ۵-۲۶) را در صفحه مختصات کلی رسم کنیم و سپس از مبدأ مختصات خطی با شیب $۱/R_C$ (معادله ۵-۲۵) رسم کرده و آن را با خط بار DC تلاقی دهیم. در این صورت نقطه Q محل تقاطع این دو خط و در حقیقت مبدأ مختصات ac است و خط بار ac خطی است که از این نقطه با شیب $-۱/R_C$ - رسم شود. این روش در شکل ۵-۱۵ نشان داده شده است.

خازن کوپلاژ

در طراحی تقویت‌کننده‌ها معمولاً لازم است منبع سیگنال ورودی و مقاومت بار از نظر *DC* بر


V_{CC}
R_1
C_1
R_S
v_s
R_2
C_2
v_O
R_E
R_L



شکل ۵-۲۲: خط بارهای ac و DC و ولتاژهای v_{CE}، v_E و v_O در مدار شکل ۵-۲۰

همان‌طور که از شکل ۵-۲۰ آشکار است داریم

$$v_E = V_{CC} - v_{CE}$$

بنابراین v_E و v_{CE} اختلاف فاز 180° دارند و مجموع آنها همواره برابر مقدار ثابت V_{CC} است. همچنین با توجه به مدار معادل ac تقویت‌کننده در شکل ۵-۲۱-ب داریم

$$v_o = v_e = -v_{ce}$$

■

۵-۵ بایاس مدار بیس مشترک

در شکل ۵-۲۳ یک تقویت‌کننده بیس مشترک نشان داده شده است. در این مدار R_1 و R_2 مقاومتهای بایاس بیس و R_C و R_E به ترتیب مقاومتهای کلکتور و امیتر می‌باشند. ورودی v_s از طریق خازن کوپلاژ C_1 به امیتر داده شده و خروجی توسط خازن کوپلاژ C_2 از کلکتور گرفته شده است. بیس ترانزیستور توسط خازن کنارگذر C_3 از نظر سیگنال به زمین اتصال کوتاه شده و بنابراین بین ورودی و خروجی مشترک می‌شود.

در تجزیه و تحلیل بایاس مدار مذکور از مشخصه خروجی بیس مشترک استفاده می‌شود. بنابراین معادلات خط بار به صورت روابط بین جریان کلکتور و ولتاژ کلکتور ـ بیس خواهند بود. در این مدار، خط بار ac با توجه به وجود خازن کنارگذر C_3 به صورت زیر در می‌آید:



الف) مدار معادل DC ب) مدار معادل ac

شکل ۵-۲۴: مدارهای معادل DC و ac مدار شکل ۵-۲۳

برای معادله خط بار DC با توجه به رابطه ۵-۳۵ داریم

$$V_{CB} = (V_{CC} - V_{BE}) - (R_C + R_E) I_C = ۱۴٫۳ - (۱ + R_E) I_C$$

خط بارهای ac و DC در صفحه مختصات مشخصه خروجی ترانزیستور در ترکیب بیس مشترک در شکل ۵-۲۵ رسم شده‌اند.

ولتاژ خروجی v_o همان v_{cb} است که در سیکل منفی به سمت ناحیه اشباع و در سیکل مثبت به سمت ناحیه قطع می‌رود. در ناحیه اشباع برای ولتاژ کلکتور ـ بیس می‌توان نوشت

$$V_{CB}(sat) = V_{CE}(sat) - V_{BE}(sat) = ۰٫۲ - ۰٫۸ = -۰٫۶ \; V$$

برای آنکه خروجی بتواند در سیکل منفی حداکثر تا ۲ ولت نوسان بدون اعوجاج داشته باشد لازم است که برای نقطه کار ترانزیستور داشته باشیم



شکل ۵-۲۵: خط بارهای ac و DC مثال ۵-۵

یا احیاناً پس از تغییر ترانزیستور نیز باید مورد توجه قرار گیرد. شاید در همه موارد، جلوگیری کامل از تغییر نقطه کار، عملی و یا مقرون به صرفه نباشد. اما در هر صورت می‌توان با اتخاذ تدابیر خاصی تغییرات نقطه کار را در حد قابل قبولی محدود نمود.

عوامل متعددی در تغییر نقطه کار ترانزیستور دخالت دارند که از جمله آنها می‌توان موارد زیر را ذکر نمود.

- تغییر جریان اشباع معکوس I_{CBO} ترانزیستور با افزایش دما (یادآور می‌شویم که این جریان به ازای هر $10\,^{\circ}C$ افزایش دما تقریباً دو برابر می‌شود.)
- تغییر ولتاژ بیس ـ امیتر با افزایش دما (این ولتاژ به ازای هر $1\,^{\circ}C$ افزایش دما، حدوداً $2{,}5$ میلی‌ولت کاهش می‌یابد.)
- تغییرات وسیع بهره جریان (β) ترانزیستور (این پارامتر گذشته از تغییر با دما، حتی برای یک نوع ترانزیستور نیز دقیقاً مشخص نبوده و غالباً مقادیر حداقل و حداکثر آن داده می‌شود.)
- تغییر ولتاژ منبع تغذیه به علت برخوردار نبودن از یک تنظیم ولتاژ مناسب
- تغییر مقادیر مقاومتهای به‌کار رفته ناشی از خطای آنها و یا تغییرات دما

در نظر گرفتن عواملی از قبیل تغییرات دما یا تغییر β در اغلب موارد ضروری است، حال آنکه در بسیاری از طرحها ممکن است اثر خطای مقاومتها و یا تغییرات ولتاژ منبع چندان مهم نباشد.

برای روشن شدن چگونگی جابه‌جایی نقطه کار ترانزیستور با تغییر پارامتر β، مدار بایاس شکل ۵-۲۶ را در نظر بگیرید. فرض کنید مشخصه‌های ترانزیستور به ازای دو مقدار متفاوت β به صورت شکل ۵-۲۶-ب داده شده باشند. منحنی‌های پیوسته، برای مقدار کوچکتر β_1 و منحنی‌های خط‌چین به ازای مقدار بزرگتر β_2 رسم شده‌اند.



الف) مدار بایاس امیتر مشترک ب) مشخصه خروجی و خط بار DC ترانزیستور

شکل ۵-۲۶: جابه‌جایی نقطه کار ترانزیستور در اثر تغییر پارامتر β



شکل ۵-۲۷: جابه‌جایی نقطه کار در مشخصه ورودی ترانزیستور در اثر تغییر دما

در صورتی که تغییرات متغیرهای یاد شده کوچک باشند می‌توان با استفاده از رابطه مشتق کامل، نحوه تغییرات جریان کلکتور برحسب تغییرات متغیرهای فوق را بیان نمود.

$$dI_C = \frac{\partial I_C}{\partial I_{CBO}} dI_{CBO} + \frac{\partial I_C}{\partial V_{BE}} dV_{BE} + \frac{\partial I_C}{\partial \beta} d\beta \qquad (۴۰-۵)$$

اکنون ضرایب پایداری S_I، S_V و S_β را به صورت زیر تعریف می‌کنیم:

$$S_I = \frac{\Delta I_C}{\Delta I_{CBO}} \qquad (۴۱-۵)$$

$$S_V = \frac{\Delta I_C}{\Delta V_{BE}} \qquad (۴۲-۵)$$

$$S_\beta = \frac{\Delta I_C}{\Delta \beta} \qquad (۴۳-۵)$$

برای تغییرات کوچک متغیرهای مستقل I_{CBO}، V_{BE} و β می‌توان نوشت

$$S_I \cong \frac{\partial I_C}{\partial I_{CBO}} \quad , \quad S_V \cong \frac{\partial I_C}{\partial V_{BE}} \quad , \quad S_\beta \cong \frac{\partial I_C}{\partial \beta} \qquad (۴۴-۵)$$

و نیز

$$\Delta I_C \cong dI_C \ , \ \Delta V_{BE} \cong dV_{BE} \ , \ \Delta I_{CBO} \cong dI_{CBO} \ , \ \Delta \beta \cong d\beta \qquad (۴۵-۵)$$

بنابراین رابطه ۵-۴۰ را می‌توان به صورت زیر نوشت:

$$\Delta I_C \cong S_I \Delta I_{CBO} + S_V \Delta V_{BE} + S_\beta \Delta \beta \qquad (۴۶-۵)$$

که بر اساس آن در صورتی که داشته باشیم

$$R_T \ll R_E\,(۱+\beta) \qquad (۵۱-۵)$$

معادله ۵-۵۰ ساده شده و عبارت S_I به صورت زیر در می‌آید:

$$S_I \cong ۱+\frac{R_T}{R_E} \qquad (۵۲-۵)$$

لازم به یادآوری است که شرط ۵-۵۱ در حقیقت همان شرط پایداری جریان امیتر نقطه کار در برابر تغییرات β است. ممکن است تغییرات I_{CBO} مطابق آنچه که برای به دست آوردن رابطه ۵-۵۲ فرض کردیم، کوچک نباشد. در این صورت باید از تعریف دقیق S_I به صورت زیر استفاده نمود:

$$S_I = \frac{\Delta I_C}{\Delta I_{CBO}} = \frac{I_{C_۲} - I_{C_۱}}{I_{CBO_۲} - I_{CBO_۱}} \qquad (۵۳-۵)$$

که در آن $I_{C_۱}$ و $I_{C_۲}$ به ترتیب مقادیر جریان I_C متناظر با $I_{CBO_۱}$ و $I_{CBO_۲}$ می‌باشند. اما چون در رابطه ۵-۴۹ رابطه جریان I_C نسبت به I_{CBO} خطی است، برای S_I همان رابطه ۵-۵۰ به دست می‌آید که نهایتاً با شرط ۵-۵۱ به رابطه ۵-۵۲ تبدیل می‌شود. بنابراین می‌توان گفت که رابطه ۵-۵۲ مستقل از اینکه تغییرات I_{CBO} کوچک یا بزرگ باشد قابل استفاده خواهد بود.

محاسبه S_V: با توجه به تعریف S_V و با استفاده از رابطه ۵-۴۹ می‌توان نوشت

$$S_V = \frac{\Delta I_C}{\Delta V_{BE}} \cong \frac{\partial I_C}{\partial V_{BE}} = \frac{-\beta}{R_E\,(۱+\beta)+R_T} \qquad (۵۴-۵)$$

که با فرض برقراری شرط ۵-۵۱ و بزرگ بودن β به صورت زیر ساده می‌شود:

$$S_V \cong -\frac{۱}{R_E} \qquad (۵۵-۵)$$

این رابطه نیز با توجه به خطی بودن رابطه I_C نسبت به V_{BE} مستقل از اینکه تغییرات V_{BE} کوچک یا بزرگ باشد قابل استفاده است. رابطه ۵-۵۵ نشان می‌دهد که با افزایش R_E می‌توان S_V را به نحو دلخواهی کوچک نمود. اما بزرگ انتخاب نمودن R_E باعث ایجاد محدودیتهایی از جمله کاهش I_C و بهره ولتاژ مدار می‌شود. به همین دلیل در زیربخش بعد روشهای دیگری برای کاهش حساسیت جریان کلکتور نسبت به تغییرات V_{BE} ارائه خواهد شد.

محاسبه S_β: با توجه به خطی نبودن رابطه ۵-۴۹ نسبت به β، تنها در صورت کوچک بودن تغییرات این پارامتر می‌توان از تقریب مشتق جزیی برای محاسبه S_β استفاده نمود. در عمل برای یک ترانزیستور، β دارای مقدار مشخصی نبوده و معمولاً دامنه تغییرات آن نسبتاً وسیع است.

نیز به سمت راست رابطه ۵-۵۸ اضافه نمود. مثلاً اگر بخواهیم تغییرات I_C ناشی از تغییر V_{CC} و R_E را نیز در نظر بگیریم از رابطه زیر استفاده می‌کنیم:

$$I_C = S_I \Delta I_{CBO} + S_V \Delta V_{BE} + S_\beta \Delta \beta + S_{V_{CC}} \Delta V_{CC} + S_{R_E} \Delta R_E \quad (۶۰-۵)$$

که در آن $S_{V_{CC}} \cong \frac{\partial I_C}{\partial V_{CC}}$ و $S_{R_E} \cong \frac{\partial I_C}{\partial R_E}$ است.

مثال ۵-۶: در مدار خود بایاس شکل ۵-۷، $R_C = ۴\,K\Omega$ و $V_{CC} = ۲۰V$ است. می‌خواهیم جریان و ولتاژ نامی نقطه کار برابر $I_C = ۲mA$ و $V_{CE} = ۱۰V$ باشند. همچنین در صورتی که پارامتر β از ۳۶ تا ۹۰ تغییر کند، تغییرات جریان کلکتور در فاصله $۱/۷۵\,mA$ تا $۲/۲۵\,mA$ محدود شود. مقاومتهای $R_۱$ و $R_۲$ را محاسبه کنید (از I_{CBO} صرف‌نظر کرده، V_{BE} را ثابت و برابر $۰/۶۵$ ولت فرض کنید).

حل:

با جایگزینی مختصات نامی نقطه کار در معادله خط بار DC (رابطه ۵-۱۴) خواهیم داشت

$$۱۰ = ۲۰ - ۲(۴ + R_E) \Rightarrow R_E = ۱\,K\Omega$$

با استفاده از رابطه ۵-۵۷ می‌توان R_T را محاسبه نمود.

$$\frac{۲/۲۵ - ۱/۷۵}{۹۰ - ۳۶} = \frac{۱/۷۵}{۳۶}\left[\frac{۱ + R_T}{R_T + ۱(۱ + ۹۰)}\right] \Rightarrow R_T = ۲۰/۱K\Omega$$

با نوشتن معادله KVL در حلقه بیس در شکل ۵-۸ جریان I_{CQ} برحسب V_T به دست می‌آید.

$$I_{CQ} \cong I_{EQ} = \frac{V_T - V_{BE}}{R_E + R_T/\beta}$$

با توجه به مقادیر حداقل و حداکثر جریان کلکتور می‌توان نوشت

$$۱/۷۵ \le \frac{V_T - V_{BE}}{R_E + R_T/\beta} \le ۲/۲۵$$

برای اینکه نامساویهای مذکور به ازای همه مقادیر β صحیح باشند باید داشته باشیم

$$۱/۷۵\left(\frac{R_T}{\beta_{min}} + R_E\right) \le V_T - V_{BE} \le ۲/۲۵\left(\frac{R_T}{\beta_{max}} + R_E\right)$$

یا



شکل ۵-۲۹: خطوط بار DC و ac در شرایط تغییر نقطه کار از $Q_۱$ به $Q_۲$ در مثال ۵-۷

$$I_{CQ_۲} + ۵ + R_E I_{CQ_۲} = -(۰/۲ - ۱۵)$$

یا

$$I_{CQ_۲} = \frac{۹/۸}{۱+R_E} \qquad (۶۴-۵)$$

چون تغییرات جریان کلکتور نقطه کار باید در فاصله $I_{CQ_۱}$ و $I_{CQ_۲}$ محدود شود می‌توان نوشت

$$۵ \le I_{CQ} \le \frac{۹/۸}{۱+R_E} \qquad (۶۵-۵)$$

با توجه به رابطه اخیر بدیهی است که $R_E < ۱\,K\Omega$ باشد. ضمناً برای ΔI_{CQ} بر اساس رابطه ۵-۶۵ خواهیم داشت

$$\Delta I_{CQ} = I_{CQ_۲} - I_{CQ_۱} = \frac{۴/۸ - ۵R_E}{۱+R_E} \qquad (۶۶-۵)$$

از طرف دیگر بر اساس رابطه ۵-۵۸ برای ΔI_{CQ} داریم

$$\Delta I_{CQ} = -\frac{۱}{R_E}\Delta V_{BE} + \frac{I_{CQ_۱}}{\beta_۱}\left[\frac{R_T+R_E}{R_T+(۱+\beta_۲)R_E}\right]\Delta\beta \qquad (۶۷-۵)$$

در بدترین حالت $\Delta V_{BE} = -۰/۲\,V$ و $\Delta\beta = ۸۰$ است. بنابراین برای حداکثر ΔI_{CQ} در رابطه اخیر خواهیم داشت



شکل ۵-۳۰: مدار مثال ۵-۸

از معادله KVL در حلقه ورودی داریم

$$I_{CQ} \cong \frac{\beta_{av}(V_T - V_{BE})}{R_T + R_E(۱+\beta_{av})} \cong ۱۰/۴۲\, mA \qquad (۶۹-۵)$$

ب) در این مدار با توجه به اینکه شرط $R_T \ll \beta R_E$ برقرار است، به ترتیب از روابط ۵-۵۲، ۵-۵۵ و ۵-۵۷ داریم

$$S_I \cong ۱+\frac{R_T}{R_E} = ۵/۵۵$$

$$S_V \cong -\frac{۱}{R_E} = -۱۰\, mA/V$$

$$S_\beta \cong \frac{I_{CQ_۱}}{\beta_۱}\left[\frac{R_T+R_E}{R_T+(۱+\beta_۲)R_E}\right] = ۰/۰۱۱۱\, mA$$

چون تغییرات V_{CC} و R_E نیز درنظر گرفته شده باید ضرایب پایداری مربوط به آنها نیز محاسبه شود. برای محاسبه $S_{V_{CC}}$ ابتدا لازم است در رابطه ۵-۶۹ به جای V_T برحسب V_{CC} جایگزین نماییم.

$$I_{CQ} = \frac{\beta\left[V_{CC}R_۲ - (R_۱+R_۲)V_{BE}\right]}{(R_۱+R_۲)\left[R_T+R_E(۱+\beta)\right]} \qquad (۷۰-۵)$$

بر اساس تعریف، ضریب پایداری $S_{V_{CC}}$ برابر است با

$$S_{V_{CC}} \cong \frac{\partial I_{CQ}}{\partial V_{CC}} \cong \frac{\beta R_۲}{(R_۱+R_۲)\left[R_T+R_E(۱+\beta)\right]} \cong \frac{R_۲}{R_E(R_۱+R_۲)} \cong ۰/۹۱\, mA/V$$

همچنین با استفاده از رابطه ۵-۶۹ و تعریف ضریب پایداری S_{R_E} مقدار آن نیز به صورت زیر



شکل ۵-۳۱: مدار ساده شده جبران اثر تغییر دما بر V_{BE} با استفاده از دیود

در این مدار از یک منبع جریان ثابت I_{BB} برای تغذیه بیس استفاده شده است. چنانچه تغییرات حرارتی ولتاژ دیود (V_D) مشابه تغییرات حرارتی ولتاژ بیس ـ امیتر ترانزیستور باشد، یعنی

$$\frac{\Delta V_D}{\Delta T} = \frac{\Delta V_{BE}}{\Delta T} \qquad (۷۲-۵)$$

در این صورت وابستگی جریان امیتر ترانزیستور به دمای T منتفی می‌شود. برای نشان دادن این مطلب با توجه به مدار شکل ۵-۳۱ داریم

$$I_B = \frac{I_E}{1+\beta} = I_{BB} - I_D \qquad (۷۳-۵)$$

$$V_{BE} + R_E I_E = V_D + R_D I_D \qquad (۷۴-۵)$$

با قرار دادن I_D از رابطه ۵-۷۳ در رابطه ۵-۷۴ و ساده کردن عبارت حاصل، برای جریان I_E رابطه زیر به دست می‌آید:

$$I_E = \frac{V_D - V_{BE} + I_{BB} R_D}{R_E + R_D/(\beta+1)} \qquad (۷۵-۵)$$

بنابراین

$$\frac{\Delta I_E}{\Delta T} = \frac{\Delta V_D/\Delta T - \Delta V_{BE}/\Delta T}{R_E + R_D/(\beta+1)} \qquad (۷۶-۵)$$

که با احراز شرط ۵-۷۲، $\Delta I_E / \Delta T = 0$ خواهد شد. ضمناً با نگاهی به رابطه ۵-۷۵ می‌توان نتیجه گرفت که اگر $R_D \ll R_E (\beta_{min} + 1)$ باشد، وابستگی جریان I_E به پارامتر β نیز حذف می‌شود و مدار از پایداری خوبی برخوردار خواهد بود.

در عمل پیدا کردن دیودی که بتواند شرط ۵-۷۲ را برآورده سازد آسان نیست. به همین جهت معمولاً به جای دیود از یک ترانزیستور که پیوند کلکتور ـ بیس آن را اتصال کوتاه کرده‌اند استفاده می‌شود. چون می‌توان این ترانزیستور را مشابه ترانزیستور اصلی انتخاب نمود، مسأله یکسان بودن تغییرات حرارتی تا حدود زیادی حل خواهد شد (شکل ۵-۳۲).

اما برای یک ترانزیستور سیلیکنی $\frac{\partial V_D}{\partial T} \cong \frac{\partial V_{BE}}{\partial T} = -K$ است، که در آن $K = ۲/۵ mV/^\circ C$ می‌باشد. بنابراین

$$\frac{\partial I_E}{\partial T} = \frac{K}{R_E} \frac{۱}{۱ + R_B/R_D} \qquad (۸۱-۵)$$

با مقایسه این معادله با معادله مشابهی که با استفاده از رابطه ۵-۵۵ برای مدار خود بایاس می‌توان نوشت، نتیجه می‌گیریم که در مدار شکل ۵-۳۲ حساسیت نسبت به تغییر V_{BE} در مقایسه با مدار خود بایاس با ضریب $(۱ + R_B/R_D)^{-۱}$ کاهش یافته است. برای مثال اگر $R_B / R_D = ۱۰$ باشد، تأثیر دما در انحراف جریان I_E ناشی از تغییر V_{BE}، با ضریب ۱/۱۱ کاهش می‌یابد.

با در نظر گرفتن رابطه ۵-۸۱ می‌بینیم که برای مدار شکل ۵-۳۲، $\partial I_E/\partial T$ عملاً نمی‌تواند برابر صفر شود. می‌توان نشان داد، در صورتی که به جای یک دیود از دو دیود مطابق شکل ۵-۳۴ استفاده شود، $\partial I_E/\partial T$ می‌تواند برابر صفر شود. برای این منظور لازم است ضمن برابر بودن تغییرات حرارتی V_D دیودها و V_{BE} ترانزیستور، $R_B = R_D$ انتخاب شود.

در شکل ۵-۳۵ طرح دیگری برای جبران تغییرات حرارتی V_{BE} ترانزیستور نشان داده‌شده‌است.



شکل ۵-۳۴: جبران اثر تغییر دما بر V_{BE} با استفاده از دو دیود



شکل ۵-۳۵: مدار دیگری برای جبرانسازی تغییر V_{BE} در اثر تغییر دما

ترمیستور یک عنصر حرارتی است که مقاومت الکتریکی آن با افزایش دما کاهش می‌یابد. به عبارت دیگر این قطعه دارای ضریب حرارتی منفی است. لیکن سنسیستور دارای ضریب حرارتی مثبت است، یعنی مقاومت الکتریکی آن با اضافه شدن دما افزایش می‌یابد. در شکل ۵-۳۷ دو مدار پیشنهادی که در آنها از ترمیستور R_T استفاده گردیده نشان داده شده است.

در مدار شکل ۵-۳۷-الف با ازدیاد دما، R_T کاهش یافته و ولتاژ بیس را تقلیل می‌دهد. این تقلیل به نوبه خود باعث کاهش جریان کلکتور می‌شود.

در مدار شکل ۵-۳۷-ب افزایش دما موجب کم شدن R_T گردیده و در نتیجه جریان بیشتری را به مقاومت R_E هدایت می‌کند. ازدیاد جریان در R_E، ولتاژ نقطه E را افزایش داده و باعث کاهش V_{BE} و در نهایت تقلیل I_C می‌شود.

چنانچه بخواهیم از سنسیستور استفاده کنیم باید آن را به صورت موازی با R_1 یا R_E یا به جای آنها قرار دهیم. (چرا؟)

طراحی مدارهای بایاس در مدارهای مجتمع

مدارهای بایاسی که تا کنون مورد بررسی قرار گرفتند، عمدتاً جهت استفاده در مدارهای غیرمجتمع مناسب هستند. در طراحی مدارهای بایاس مدارهای مجتمع (IC)[1] به علت ملاحظات خاصی استفاده از شیوه‌های یاد شده در این فصل عملی نیست. یکی از مسائل بسیار مهم در طراحی این گونه مدارها صرفه‌جویی در استفاده از سطح تراشه است. زیرا هر قدر عناصر مدار کوچکتر بوده و سطح کمتری را اشغال نمایند نه تنها تعداد عناصر الکترونیکی قابل پیاده‌سازی روی تراشه افزایش می‌یابد، بلکه سرعت و یا فرکانس کار مدار نیز بیشتر می‌شود.



شکل ۵-۳۷: استفاده از ترمیستور برای جبران اثر تغییرات حرارتی I_{CBO}

1. *Integrated Circuit*

۵–۸ مسائل

۱. در مدار شکل م–۱، با فرض $\beta = ۱۰۰$ و $V_{CE}(sat) = ۰/۲V$، مقدار R_C را طوری تعیین نمایید که دامنه نوسان متقارن ولتاژ v_O حداکثر شود.



شکل م–۱

۲. در مدار شکل م–۲، با فرض $R_B \ll \beta R_E$، نقطه کار را به دست آورده، خط بارها را رسم نمایید. حداکثر دامنه نوسان متقارن v_O را مشخص کنید.



شکل م–۲

۳. تقویت‌کننده شکل م–۳ را با فرض $\alpha = ۰/۹۹$ در نظر بگیرید.

الف) R_1 و R_2 را طوری محاسبه کنید که دامنه نوسان متقارن جریان i_O حداکثر شود.

ب) خط بارهای ac و DC را رسم کنید؛ حداکثر دامنه جریان کلکتور چقدر است؟

ج) حداکثر دامنه جریان i_O چقدر می‌تواند باشد؟



شکل م-۵

۶. در مدار شکل م-۶، با فرض $\beta = ۴۰۰$ و $V_{CE}(sat) \cong ۰/۲\,V$، مختصات نقطه کار ترانزیستور را به دست آورید. حداکثر دامنه نوسان متقارن جریان کلکتور چقدر است؟



شکل م-۶

۷. در مدار شکل م-۷ حداکثر دامنه ولتاژ ورودی v_s برای هر یک از حالتهای زیر با فرض $V_{BE} = ۰/۷\,V$، $V_{CE}(sat) = ۰/۲\,V$ و $\beta = \infty$ چقدر می‌تواند باشد؟

الف) در سیکل منفی ولتاژ خروجی برش ایجاد شود.

ب) در سیکل مثبت ولتاژ خروجی برش ایجاد شود.

۱۰. در شکل م-۱۰، برای ترانزیستور $۴۰ < \beta < ۶۰$ و $V_{BE} = ۰/۷\,V$ است. R_C و R_E را طوری تعیین کنید که نقطه کار از پایداری مطلوبی نسبت به تغییرات β برخوردار بوده و ضمناً دامنه نوسان متقارن خروجی حداکثر شود. حداکثر دامنه نوسان خروجی چقدر است؟



شکل م-۱۰

۱۱. در مدار شکل م-۱۱، با فرض $V_{BE} = ۰/۷\,V$ و $۵۰ < \beta < ۲۰۰$، تغییرات جریان کلکتور نقطه کار را محاسبه کنید.



شکل م-۱۱

۱۲. در تقویت‌کننده شکل م-۱۲ می‌خواهیم تقویت‌کننده را طوری طراحی نماییم که دامنه نوسان متقارن جریان کلکتور حداکثر باشد. اگر برای ترانزیستور به‌کار رفته β بین ۵۰ تا ۱۵۰ تغییر کند و $V_{BE} = ۰/۷\,V$ باشد، V_{BB} و R_E را محاسبه نمایید. حداکثر دامنه نوسان i_C را به دست آورید.

۱۵. در مدار شکل م-۱۵ ترانزیستورها مشابه و دیودها از نظر تغییرات حرارتی مشابه پیوندهای بیس ـ امیتر ترانزیستورها هستند. آیا می‌توان R_1 را طوری تعیین کرد که تغییرات حرارتی I_E صفر شود؟ (محاسبه کنید.) اگر $50 < \beta_1 = \beta_2 < 100$ باشد، R_E را طوری تعیین کنید که نقطه کار پایداری مطلوبی نسبت به تغییرات β داشته باشد ($V_D = V_{BE} = 0/7\ V$).



شکل م-۱۵

۱۶. در مدار شکل م-۱۶، با فرض $50 < \beta < 200$، $25^\circ C < T < 75^\circ C$، $V_{CC} = 6 \pm 0/2\ V$، $I_{CBO} = 0/01\ \mu A$ در $25^\circ C$ و $V_{BE} = 0/7\ V$، جریان کلکتور، ضرایب پایداری و تغییرات جریان کلکتور را در بدترین حالت محاسبه کنید.



شکل م-۱۶

۱۷. در مدار شکل م-۱۷، R_B را طوری محاسبه کنید که $I_{CQ} \cong 10\ mA$ شود. ضرایب پایداری S_I، S_V و S_β را به دست آورید. تغییرات نقطه کار را با فرض $I_{CBO} = 1\ \mu A$ (در دمای $25^\circ C$)

۲۰. مدارهای شکل م-۲۰ در دمای $25^\circ C$ تا $90^\circ C$ کار می‌کنند. در مدار شکل م-۲۰-ب ترانزیستور Q_2 به منظور جبران تغییرات حرارتی V_{BE} قرار داده شده است. با فرض $\beta = 200$ و $I_{CBO} = 0$

الف) تغییرات جریان نقطه کار را برای هر دو مدار به دست آورید.

ب) برای مدار شکل (ب)، V_{BB} را محاسبه کنید.



(ب) با مدار جبران کننده (الف) بدون مدار جبران کننده

شکل م-۲۰

۲۱. مدار شکل م-۲۱ را در نظر بگیرید.

الف) چه رابطه‌ای بین مقاومتهای R_1، R_2 و R_3 برقرار باشد تا تغییرات V_{BE} در اثر تغییر دما به طور کامل جبران شود؟

ب) اگر $R_C = 1\ K\Omega$، $R_E = 100\ \Omega$، $V_{CC} = 10V$، $V_D = V_{BE} = 0/7\ V$ و $\beta = 200$ باشد، مقادیر R_1، R_2 و R_3 را چنان تعیین کنید که دامنه نوسان در خروجی حداکثر شود.



شکل م-۲۱

۲۴. در مدار دارلینگتون شکل م-۲۴، β معادل برای زوج ترانزیستورها را ۲۵۰۰ در نظر بگیرید.

الف) معادل تونن مدار بایاس بیس از دید نقطه B را به دست آورید.

ب) در مدار حاصل جریان I_E را به دست آورید.

ج) آیا می‌توان مقادیر مقاومتهای R_1 و R_2 را طوری تعیین نمود که تغییرات حرارتی نقطه کار کاملاً جبران شود؟ (از تغییرات I_{CBO} و β صرف‌نظر می‌شود.) در صورتی که جواب منفی است، در مدار جبران کننده اصلاح لازم را به عمل آورده و شرایط لازم برای پایداری I_E را بیان کنید.

د) در مدار اصلاح شده با فرض $R = 200\ K\Omega$ و $R_E = 1\ K\Omega$، مقادیر R_1 و R_2 را طوری تعیین کنید که مدار از پایداری خوبی نسبت به تغییرات β نیز برخوردار باشد.



شکل م-۲۴

۲۵. در مدار شکل م-۲۵ با فرض $I_{CBO} = 0$

الف) I_E را برحسب سایر مقادیر مدار به دست آورید.

ب) با فرض تشابه کامل تغییرات حرارتی ولتاژ پیوند در ترانزیستورها و دیودها، شرط لازم برای صفر شدن $\Delta I_E/\Delta T$ را تعیین کنید.



شکل م-۲۵

۲۶. در مدار شکل ۵-۳۵، نشان دهید که با شرط $\frac{\partial V_{BE}}{\partial T} = \frac{\partial V_D}{\partial T}$ تغییرات حرارتی I_E برابر صفر خواهد بود.

در این فصل ویژگیهای سیگنال کوچک تقویت‌کننده‌ها را با استفاده از دو مدل هیبرید h و π مورد مطالعه قرار می‌دهیم. همچنین با روش طراحی تقویت‌کننده‌های امیتر مشترک، بیس مشترک و کلکتور مشترک آشناشده، مزایاومعایب هر یک را مورد بررسی قرار می‌دهیم. با شناختی که از این تقویت‌کننده‌ها پیدا می‌کنیم در بخش ۶-۸ این فصل به معرفی و بررسی تقویت‌کننده‌های چندطبقه می‌پردازیم.

۶-۱ دوقطبی خطی و پارامترهای مهم آن

در شکل ۶-۱ یک شبکه دوقطبی نشان داده شده است. این شبکه ممکن است یک قطعه یا یک مدار الکترونیکی یا الکتریکی باشد. با استفاده از یک شبکه دوقطبی می‌توان ارتباط سیگنالهای ورودی و خروجی یک قطعه یا مدار معین را در قالبهای مشخصی بیان نمود. این کار امکان ارائه یک مدل مناسب برای آن قطعه یا مدار را فراهم می‌سازد. به طور کلی از چهار متغیر یک دوقطبی (v_1، v_2، i_1 و i_2) می‌توان دو تا را به عنوان متغیرهای مستقل انتخاب نموده و دو متغیر دیگر را برحسب آنها بیان نمود. مثلاً اگر شبکه دوقطبی توسط دو منبع ولتاژ v_1 و v_2 تحریک شده و i_1 و i_2 به عنوان پاسخهای شبکه در نظر گرفته شوند، متغیرهای مستقل v_1 و v_2 خواهند بود. برحسب اینکه کدام متغیرها به عنوان متغیر مستقل در نظر گرفته شوند پارامترهای مختلفی برای شبکه دوقطبی تعریف می‌شوند. در ادامه به معرفی پارامترهای z، y و h خواهیم پرداخت.

پارامترهای z (امپدانس)

چنانچه یک شبکه دوقطبی خطی توسط دو منبع جریان i_1 و i_2 تحریک شده و ولتاژهای v_1 و v_2 به عنوان پاسخهای شبکه انتخاب شوند، معادلات شبکه به صورت زیر خواهند بود:

$$v_1 = z_{11} i_1 + i_2 z_{12} \qquad (۱-۶)$$

$$v_2 = z_{21} i_1 + i_2 z_{22} \qquad (۲-۶)$$

در روابط اخیر پارامترهای z_{11}، z_{12}، z_{21} و z_{22} از جنس امپدانس بوده و با اندازه‌گیری آنها شبکه دوقطبی از نظر ارتباط قطبهای ورودی و خروجی آن کاملاً مشخص می‌شود.



شکل ۶-۱: نمایش یک شبکه دوقطبی

ترانزیستور به صورت $i_1(v_1, v_2)$ یا به عبارت دیگر $v_1(i_1, v_2)$ بوده و مشخصه خروجی آن به صورت $i_2(i_1, v_2)$ است. بنابراین در این مشخصه‌ها متغیرهای مستقل، i_1 و v_2 یعنی همان متغیرهای مستقل در مدل پارامترهای h می‌باشند. به علت همین تطابق متغیرها در ترانزیستور، کار کردن با پارامترهای h آسانتر بوده و مدل هیبرید به عنوان متداولترین مدل سیگنال کوچک ترانزیستور در فرکانسهای پایین به‌کار می‌رود.

با در نظر گرفتن روابط ۶-۵ و ۶-۶ می‌توان تعاریف زیر را برای پارامترهای h بیان نمود:

مقاومت ورودی در حالتی که خروجی اتصال کوتاه باشد. $$h_{11} = \left.\frac{v_1}{i_1}\right|_{v_2=0}$$

بهره ولتاژ معکوس در حالتی که ورودی مدار باز باشد. $$h_{12} = \left.\frac{v_1}{v_2}\right|_{i_1=0}$$

بهره جریان مستقیم وقتی که خروجی اتصال کوتاه باشد. $$h_{21} = \left.\frac{i_2}{i_1}\right|_{v_2=0}$$

هدایت خروجی در حالتی که ورودی مدار باز باشد. $$h_{22} = \left.\frac{i_2}{v_2}\right|_{i_1=0}$$

با توجه به تعاریف فوق، برای پارامترهای h اندیسهای زیر نیز به کار می‌رود:

ورودی	$h_i = h_{11}$	انتقال معکوس	$h_r = h_{12}$
انتقال مستقیم	$h_f = h_{21}$	خروجی	$h_o = h_{22}$

به اندیسهای فوق اندیس دومی هم جهت مشخص نمودن نوع ترکیب مدار اضافه می‌شود. مثلاً h_{ie}، h_{fe} و ... برای مدار امیتر مشترک؛ h_{ic}، h_{fc} و ... برای مدار کلکتور مشترک؛ h_{ib}، h_{fb} و ... برای مدار بیس مشترک به‌کار می‌روند.

در مداری که دوقطبی شامل قطعه‌های غیرمقاومتی باشد، پارامترهای h ممکن است اعداد مختلط و تابع فرکانس باشند. در این حالت به جای جریان و ولتاژ لحظه‌ای سرهای دوقطبی در معادلات مربوط، باید از فازورهای کمیتهای فوق استفاده نمود.

با به کارگیری پارامترهای h بر اساس روابط ۶-۵ و ۶-۶ می‌توان مدار شکل ۶-۳ را به عنوان یک مدل خطی دوقطبی برای ترانزیستور در فرکانسهای پایین در نظر گرفت. این مدل به **مدل هیبرید** معروف است و تنها برای تجزیه و تحلیل سیگنالهای کوچک به‌کار می‌رود. در جدول ۶-۱ مدل هیبرید ترانزیستور برای ترکیبهای مختلف امیتر مشترک، کلکتور مشترک و بیس مشترک نمایش داده شده است. لازم به تذکر است که مدل سیگنال کوچک فوق بستگی به نوع ترانزیستور (*NPN* و *PNP*) ندارد.

$$v_B = f_1(i_B, v_C) \tag{۶-۷}$$

$$i_C = f_2(i_B, v_C) \tag{۶-۸}$$

در روابط مذکور با توجه به اینکه امیتر ترانزیستور زمین شده است ولتاژهای v_B و v_C همان v_{BE} و v_{CE} هستند. این روابط را می‌توان در اطراف نقطه کار (Q) ترانزیستور با استفاده از سری تیلور بسط داد. چنانچه در بسط این روابط از جملات مرتبه دوم و بالاتر صرف‌نظر کنیم، خواهیم داشت

$$\Delta v_B = \left.\frac{\partial f_1}{\partial i_B}\right|_{V_{CQ}} \Delta i_B + \left.\frac{\partial f_1}{\partial v_C}\right|_{I_{BQ}} \Delta v_C \tag{۶-۹}$$

$$\Delta i_C = \left.\frac{\partial f_2}{\partial i_B}\right|_{V_{CQ}} \Delta i_B + \left.\frac{\partial f_2}{\partial v_C}\right|_{I_{BQ}} \Delta v_C \tag{۶-۱۰}$$

اما Δv_B و Δi_C تغییرات v_{BE} و i_C در اطراف نقطه کار و در حقیقت همان مقادیر سیگنال می‌باشند. بنابراین با مقایسه معادلات فوق با معادلات سیگنال کوچک مربوط به حالت امیتر مشترک در جدول ۶-۱، پارامترهای هیبرید امیتر مشترک را می‌توان به صورت زیر تعریف نمود:

$$h_{ie} = \left.\frac{\partial f_1}{\partial i_B}\right|_{V_{CQ}} = \left.\frac{\partial v_B}{\partial i_B}\right|_{V_{CQ}} \tag{۶-۱۱}$$

$$h_{re} = \left.\frac{\partial f_1}{\partial v_C}\right|_{I_{BQ}} = \left.\frac{\partial v_B}{\partial v_C}\right|_{I_{BQ}} \tag{۶-۱۲}$$

$$h_{fe} = \left.\frac{\partial f_2}{\partial i_B}\right|_{V_{CQ}} = \left.\frac{\partial i_C}{\partial i_B}\right|_{V_{CQ}} \tag{۶-۱۳}$$

$$h_{oe} = \left.\frac{\partial f_2}{\partial v_C}\right|_{I_{BQ}} = \left.\frac{\partial i_C}{\partial v_C}\right|_{I_{BQ}} \tag{۶-۱۴}$$

مشتقات جزیی فوق را می‌توان با نسبت تغییرات متغیرها در اطراف نقطه کار تقریب زد. در این صورت با توجه به مشخصه شکل ۶-۴، h_{ie} برابر عکس شیب منحنی مشخصه ورودی مربوط به v_{CEQ} در نقطه Q خواهد بود. همچنین برای h_{re} با توجه به شکل ۶-۴ می‌توان نوشت

$$h_{re} \cong \left.\frac{\Delta v_{BE}}{\Delta v_{CE}}\right|_{I_{BQ}} = \left.\frac{v_{BE_2} - v_{BE_1}}{v_{CE_2} - v_{CE_1}}\right|_{I_{BQ}}$$

پارامتر h_{fe} نیز با توجه به تعریف آن از روی شکل ۶-۵ به صورت زیر به دست می‌آید:

$$h_{fe} \cong \left.\frac{\Delta i_C}{\Delta i_B}\right|_{V_{CEQ}} = \left.\frac{i_{C_2} - i_{C_1}}{i_{B_2} - i_{B_1}}\right|_{V_{CEQ}}$$

اعلام می‌کند. برای به دست آوردن مقدار این پارامترها در دماهای دیگر و یا سایر مقادیر جریان کلکتور، باید از منحنی‌های تغییرات این پارامترها که توسط کارخانه سازنده در کتابهای اطلاعات ترانزیستور داده می‌شود استفاده نمود. در شکل ۶-۶ یک نمونه از منحنی‌های تغییرات پارامترهای مدار امیتر مشترک برحسب تغییرات دمای محل پیوند نمایش داده شده است. این منحنی‌ها برای یک جریان کلکتور مشخص ($I_C = ۱\ mA$) رسم شده‌اند.

شکل ۶-۷ منحنی‌های تغییرات پارامترهای h برحسب تغییرات جریان کلکتور در دمای $۲۵^\circ C$ را برای یک ترانزیستور نمونه نشان می‌دهد. همان‌طور که ملاحظه می‌شود مقادیر پارامترها در شکلهای ۶-۶ و ۶-۷ بهنجار شده‌اند و برای به دست آوردن مقادیر واقعی باید اعداد قرائت شده از این شکلها را در مقدار داده شده برای هر پارامتر در دمای $۲۵^\circ C$ و $I_C = ۱\ mA$ ضرب نمود.



شکل ۶-۶: تغییرات پارامترهای h با تغییر دما برای یک ترانزیستور نمونه



شکل ۶-۷: منحنی‌های تغییرات پارامترهای h برحسب تغییرات جریان کلکتور نقطه کار برای یک ترانزیستور نمونه



شکل ۶-۸: مدار یک تقویت‌کننده امیتر مشترک

هیبرید ترانزیستور در حالت امیتر مشترک را با صرف‌نظر از جملات $h_{re}V_{ce}$ و h_{oe}^{-1} به صورت شکل ۶-۱۰ ساده نمود. مدل مذکور را **مدل تقریبی هیبرید** می‌نامند. برای بسیاری از کاربردها استفاده از مدل تقریبی کفایت می‌کند و نیازی به مدل دقیق هیبرید ترانزیستور نیست.

برای محاسبه مشخصات تقویت‌کننده امیتر مشترک شکل ۶-۸، در مدار معادل شکل ۶-۹ به جای ترانزیستور مدل تقریبی هیبرید آن را جایگزین نموده (شکل ۶-۱۱) و از روشهای متداول تجزیه و تحلیل مدارهای خطی استفاده می‌کنیم.

محاسبه R_i: مقاومت ورودی تقویت‌کننده، نسبت ولتاژ ورودی به جریان ورودی تقویت‌کننده است.

$$R_i = \frac{V_i}{I_i} \qquad (۶-۱۶)$$

در مدار شکل ۶-۱۱ داریم

$$V_i = I_i (R_B \parallel h_{ie})$$



شکل ۶-۹: مدار معادل *ac* تقویت‌کننده شکل ۶-۸

چنانچه $R_B \gg h_{ie}$ باشد، بهره جریان برابر $-h_{fe}$ خواهد بود. علامت منفی برای بهره جریان بدین معنی است که شکل موج جریان خروجی و جریان ورودی با هم به اندازه $^{\circ}$۱۸۰ اختلاف فاز دارند.

محاسبه A_V: بهره ولتاژ، نسبت ولتاژ خروجی V_o به ولتاژ ورودی V_i است.

$$A_V = \frac{V_o}{V_i} = \frac{R_C}{R_i}\frac{I_o}{I_i} = \frac{R_C}{R_i}A_I \qquad (۲۲-۶)$$

رابطه ۶-۲۲ یک عبارت کلی برای بیان بهره ولتاژ برحسب بهره جریان و مقاومت ورودی است و مستقل از وضعیت قرارگرفتن ترانزیستور و مدل به‌کار رفته برای آن صحیح است. برای مدار امیتر مشترک رابطه ۶-۲۲ به صورت رابطه ۶-۲۳ درمی‌آید.

$$A_V = \frac{-h_{fe}R_C}{h_{ie}} \qquad (۲۳-۶)$$

در صورتی که مقاومت R_S منبع سیگنال را نیز به حساب آوریم، بهره ولتاژ را با A_{V_s} نمایش می‌دهیم که برای آن می‌توان نوشت

$$A_{V_s} = \frac{V_o}{V_s} = \frac{V_o}{V_i}\frac{V_i}{V_s} = A_V\frac{V_i}{V_s} \qquad (۲۴-۶)$$

از مدار معادل شکل ۶-۱۱ نسبت V_i/V_s به دست می‌آید.

$$\frac{V_i}{V_s} = \frac{R_i}{R_i+R_S} \qquad (۲۵-۶)$$

بنابراین

$$A_{V_s} = \frac{A_V R_i}{R_i+R_S} = \frac{A_I R_C}{R_i+R_S} \qquad (۲۶-۶)$$

بهره ولتاژ A_{V_s} از A_V معنی‌دارتر است، زیرا معمولاً تأثیر مقاومت داخلی منبع سیگنال (R_S) در بهره ولتاژ تقویت‌کننده قابل ملاحظه است.

محاسبه R_o: بنا به تعریف، مقاومت خروجی R_o با اتصال کوتاه نمودن منبع سیگنال، مدار باز کردن مقاومت بار و وصل نمودن یک منبع ولتاژ فرضی $V_۲$ به خروجی به دست می‌آید. اگر جریانی که از منبع ولتاژ فرضی $V_۲$ کشیده می‌شود برابر $I_۲$ باشد، مقاومت خروجی به صورت زیر تعریف می‌شود:

$$R_o = \frac{V_۲}{I_۲} \qquad (۲۷-۶)$$

با اتصال کوتاه شدن V_s در مدار شکل ۶-۱۱ جریان I_b صفر می‌شود.بنابراین $I_۲ = I_c = h_{fe}I_b = ۰$

اما $V_{ce} = V_o$ است و بنابراین با استفاده از رابطه ۶-۲۹ خواهیم داشت

$$V_i = h_{ie} I_b + h_{re} V_o = I_b \left[h_{ie} - h_{re} h_{fe} (R_C \| h_{oe}^{-1}) \right] \quad (۳۱-۶)$$

با در نظر گرفتن روابط ۶-۲۹ و ۶-۳۱ نسبت V_o/V_i به دست می‌آید.

$$A_V = \frac{V_o}{V_i} = \frac{-h_{fe}(R_C \| h_{oe}^{-1})}{h_{ie} - h_{re} h_{fe} (R_C \| h_{oe}^{-1})} \quad (۳۲-۶)$$

واضح است که با فرض $h_{re} \cong 0$ و $h_{oe}^{-1} \gg R_C$ رابطه ۶-۳۲ به عبارت A_V مربوط به مدل تقریبی تبدیل می‌شود.

محاسبه R_i: مقاومت ورودی R_i شکل ۶-۱۲ را می‌توان به صورت حاصل موازی R_B و R_i' در نظر گرفت.

$$R_i = R_i' \| R_B \quad (۳۳-۶)$$

که در آن مقدار مقاومت R_i' با استفاده از رابطه ۶-۳۱ به صورت زیر به دست می‌آید:

$$R_i' = \frac{V_i}{I_b} = h_{ie} - h_{re} h_{fe} (R_C \| h_{oe}^{-1}) \quad (۳۴-۶)$$

محاسبه A_I: با داشتن A_V و با استفاده از رابطه کلی بهره ولتاژ و جریان می‌توان A_I را به دست آورد.

$$A_I = A_V \frac{R_i}{R_C} \quad (۳۵-۶)$$

که عبارت A_V و R_i را قبلاً محاسبه نموده‌ایم.

محاسبه R_o: برای محاسبه مقاومت خروجی، منبع V_s را اتصال کوتاه و مقاومت بار را مدار باز می‌کنیم و یک منبع ولتاژ فرضی $V_۲$ به دو سر خروجی متصل می‌نماییم و جریان $I_۲$ آن را به دست می‌آوریم (شکل ۶-۱۳). مقاومت خروجی از رابطه $R_o = V_۲/I_۲$ حاصل می‌شود. با نوشتن معادله KCL در گره C داریم

$$I_۲ = h_{fe} I_b + h_{oe} V_۲ \quad (۳۶-۶)$$

با توجه به معادله KVL در حلقه شامل h_{ie} برای جریان بیس می‌توان نوشت

$$I_b = \frac{-h_{re} V_۲}{h_{ie} + R_s \| R_B} \quad (۳۷-۶)$$

$$R_o = \frac{۱}{۱/۴۶ \times ۱۰^{-۵}} = ۶۸۴۹۳ \cong ۶۸/۵\ K\Omega$$

$$R_o' = ۶۸/۵ \parallel ۱ \cong ۰/۹۹\ K\Omega$$

ب) با استفاده از مدل تقریبی هیبرید داریم

$$A_V = \frac{-h_{fe}R_C}{h_{ie}} = \frac{-۵۰ \times ۱}{۱/۱} \cong -۴۵/۵$$

$$R_i \cong h_{ie} = ۱/۱\ K\Omega$$

$$A_I \cong -h_{fe} = -۵۰$$

$$R_o = \infty$$

$$R_o' = R_C \parallel R_o = ۱\ K\Omega$$

می‌بینیم که استفاده از مدل تقریبی، خطای قابل ملاحظه‌ای در مقادیر کمیتهای A_V، R_i، A_I و R_o' به وجود نمی‌آورد. به دلیل سهولت زیاد در اکثر موارد، مدل تقریبی مورد استفاده قرار می‌گیرد.

■

مثال ۶-۲: در تقویت‌کننده شکل ۶-۱۴، $R_L = ۱\ K\Omega$، $h_{fe} = ۲۰۰$ و $V_{CE(sat)} = ۰/۲V$ است. مقادیر مقاومتهای مدار را طوری محاسبه نمایید که شرایط زیر به طور همزمان برقرار باشد.

- بهره جریان بیشتر از ۱۲۰ باشد.
- مقاومت ورودی R_i از $۲\ K\Omega$ بزرگتر باشد.
- حداقل دامنه نوسان ولتاژ خروجی یک ولت باشد.



شکل ۶-۱۴: مدار مثال ۶-۲

برای آنکه حداقل دامنه نوسان ولتاژ خروجی یک ولت باشد بایستی دو شرط زیر به طور همزمان برقرار باشد:

- برای آنکه فاصله ولتاژ نقطه کار از ناحیه اشباع، حداقل یک ولت باشد لازم است

$$V_{CEQ}=V_{CC}-(R_C+R_E)I_{CQ}=۹-(۲/۷+R_E)I_{CQ}>۱/۲$$

- برای آنکه فاصله ولتاژ نقطه کار تا ناحیه قطع، حداقل یک ولت باشد لازم است

$$(R_C\|R_L)I_{CQ}=(۲/۷\|۱)I_{CQ}=۰/۷۳I_{CQ}>۱$$

در این صورت با انتخاب $I_{CQ}=۲mA$ و $R_E=۱K\Omega$ هر دو نامساوی اخیر برقرار است.

برای محاسبه R_B باید به شرط پایداری خوب برای بایاس مدار توجه نمود.

$$R_B=\frac{\beta R_E}{۱۰}=\frac{۲۰۰\times ۱}{۱۰}=۲۰\,K\Omega$$

به جای مدار بایاس بیس، معادل تونن DC آن را جایگزین می‌کنیم و معادله KVL در حلقه بیس را می‌نویسیم.

$$R_T=R_۱\parallel R_۲=R_B=۲۰\,K\quad\Omega$$

$$V_T=R_T\frac{I_{CQ}}{\beta}+V_{BE}+R_EI_{EQ}=۲/۹\,V$$

با استفاده از روابط ۵-۷ و ۵-۸ برای مقاومتهای $R_۱$ و $R_۲$ داریم

$$R_۱\cong ۶۲/۱\,K\Omega$$

$$R_۲\cong ۲۹/۵\,K\Omega$$

با توجه به اینکه در این طرح بعضی از مقادیر را با در نظر گرفتن حدود بالا یا پایین آنها به دلخواه انتخاب نموده‌ایم، لازم است مقادیر مقاومتهای پیشنهادی را آزمایش نماییم و مطمئن شویم که فرضهای طرح برآورده شده است.

$$h_{ie}=\frac{۲۰۰\times ۲۶}{۲}=۲۶۰۰=۲/۶\,K\Omega$$

$$R_B=R_۱\parallel R_۲=۲۰\,K\Omega$$

$$R_i=R_B\parallel h_{ie}=۲۰\parallel ۲/۶=۲/۳\,K\Omega$$

$$A_I=\frac{-۲/۷\times ۲۰۰\times ۲۰}{(۱+۲/۷)(۲۰+۲/۶)}=-۱۲۹/۲$$

چنانچه برای تجزیه و تحلیل سیگنال کوچک این تقویت‌کننده بخواهیم از مدل هیبرید مربوط به مدار کلکتور مشترک استفاده نماییم (جدول ۶-۱)، مشخصات تقویت‌کننده برحسب پارامترهای h کلکتور مشترک به دست می‌آیند. اما در عمل برای ترانزیستورهای مورد استفاده، مقادیر این پارامترها را نمی‌دانیم؛ زیرا معمولاً پارامترهای هیبرید امیتر مشترک تنها پارامترهایی هستند که توسط کارخانه سازنده در اختیار گذاشته می‌شوند. در این صورت لازم است پارامترهای هیبرید کلکتور مشترک را برحسب پارامترهای هیبرید امیتر مشترک تعریف نماییم؛ تا بتوانیم مقادیر عددی آنها را با استفاده از مقادیر عددی داده شده برای پارامترهای هیبرید امیتر مشترک محاسبه کنیم.

پارامترهای هیبرید h کلکتور مشترک

مدل هیبرید امیتر مشترک ترانزیستور در شکل ۶-۱۸ را در نظر گرفته و با توجه به تعاریف پارامترهای h برای مدار کلکتور مشترک، این پارامترها را از روی شکل ۶-۱۸ به دست می‌آوریم.

تعاریف پارامترهای هیبرید کلکتور مشترک را می‌توان با استفاده از تعاریف کلی پارامترهای h که در بخش ۶-۲ ارائه نمودیم و یا با توجه به معادلات هیبرید کلکتور مشترک که در جدول ۶-۱ آمده‌اند، مشخص نمود. در هر صورت تعاریف زیر برای پارامترهای هیبرید کلکتور مشترک حاصل می‌شوند:

$$h_{oc} = \left.\frac{I_e}{V_{ec}}\right|_{I_b=0} \qquad h_{rc} = \left.\frac{V_{bc}}{V_{ec}}\right|_{I_b=0} \qquad h_{fc} = \left.\frac{I_e}{I_b}\right|_{V_{ec}=0} \qquad h_{ic} = \left.\frac{V_{bc}}{I_b}\right|_{V_{ec}=0}$$

برای محاسبه h_{ic}، در مدار شکل ۶-۱۸، V_{ce} را برابر صفر قرار می‌دهیم. در این صورت داریم

$$V_{bc} = V_{be} + V_{ec} = V_{be} = h_{ie} I_b$$

بنابراین

$$h_{ic} = \left.\frac{V_{bc}}{I_b}\right|_{V_{ec}=0} = \frac{h_{ie} I_b}{I_b} = h_{ie} \qquad (۶-۴۱)$$



شکل ۶-۱۸: مدل هیبرید امیتر مشترک ترانزیستور



شکل ۶-۱۹: مدار معادل سیگنال کوچک تقویت‌کننده شکل ۶-۱۶

در نتیجه

$$R_i' = \frac{V_i}{I_b} = h_{ie} + (1 + h_{fe}) R_E \qquad (۴۶-۶)$$

و بالاخره

$$R_i = R_i' \parallel R_B \qquad (۴۷-۶)$$

مشاهده می‌کنیم که مقاومت ورودی R_i' در تقویت‌کننده کلکتور مشترک بسیار بزرگتر از مقاومت R_i' در مدار امیتر مشترک (h_{ie}) است. با دقت در رابطه ۶-۴۵ می‌توان نتیجه گرفت که به طور کلی هر مقاومت R_E در امیتر ترانزیستور، از دید بیس با ضریب $h_{fe} + 1$ دیده می‌شود. به بیان دیگر انعکاس مقاومت R_E در بیس ترانزیستور مقاومت $R_E (h_{fe} + 1)$ خواهد بود. بنابراین می‌توان مدار شکل ۶-۱۹-ب را باز هم ساده‌تر نموده و به صورت شکل ۶-۲۰ درآورد.

در این مدار جریان گذرنده از مقاومت $R_E (h_{fe} + 1)$ جریان بیس (I_b) است و بنابراین ولتاژ ورودی برابر $[h_{ie} + (1 + h_{fe}) R_E] I_b$ خواهد شد، که همان رابطه ۶-۴۵ است. پس مدار اخیر در حقیقت مدار معادل شکل ۶-۱۹ است. واضح است که استفاده از مدار معادل شکل ۶-۲۰ محاسبه مقاومت ورودی تقویت‌کننده را بسیار آسانتر می‌نماید. به سادگی می‌بینیم که مقاومت R_i' برابر



شکل ۶-۲۱: مدار معادل سیگنال کوچک شکل ۶-۱۶ با تغییرات لازم برای محاسبه R_o

$$I_2 = -(1 + h_{fe})I_b \tag{۶-۵۰}$$

$$V_2 = -(h_{ie} + R_S \parallel R_B)I_b \tag{۶-۵۱}$$

بنابراین

$$R_o = \frac{V_2}{I_2} = \frac{h_{ie} + R_S \parallel R_B}{1 + h_{fe}} \tag{۶-۵۲}$$

رابطه ۶-۵۲ را می‌توان این گونه تعبیر نمود که از دید امیتر ترانزیستور مقاومتهای موجود در مدار بیس با ضریب $1/(1 + h_{fe})$ دیده می‌شوند. به عبارت دیگر انعکاس مقاومتهای مدار بیس در امیتر ترانزیستور، $1 + h_{fe}$ برابر کوچکتر از مقدار واقعی آن مقاومتهاست. به خاطر سپردن این موضوع به همراه مطلبی که در مورد انعکاس مقاومتهای مدار امیتر در بیس ترانزیستور عنوان نمودیم، ما را در حل تخمینی بسیاری از مسائل کمک می‌نماید.

با توجه به اینکه برای تقویت‌کننده امیتر فالوئر $A_V < 1$ و $A_I > 1$ است، این مدار در حقیقت یک تقویت‌کننده جریان است. کاربرد مهم این مدار به‌عنوان **بافر**[1] است که در ادامه به شرح آن می‌پردازیم.

مدار بافر

از مدار بافر معمولاً برای تطبیق یک طبقه با امپدانس خروجی زیاد یا منبع سیگنال با مقاومت داخلی بزرگ به یک مقاومت بار کوچک یا یک طبقه با امپدانس ورودی کوچک استفاده می‌شود. همان‌طور که می‌دانیم برای انتقال حداکثر توان بین دو طبقه لازم است امپدانس آن دو طبقه با هم تطبیق داده شود. در واقع چنانچه یک منبع با ولتاژ مدار باز V_1 و مقاومت داخلی بزرگ R_1 را مستقیماً به یک مقاومت بار کوچک R_L وصل کنیم، به علت افت ولتاژ زیاد روی مقاومت R_1 بخش ناچیزی از ولتاژ منبع بر روی مقاومت بار ظاهر می‌شود (شکل ۶-۲۲-الف). در صورتی که

1. *Buffer*

$$A_I = A_V \frac{R_i}{R_E} = ۰/۹۸ \times \frac{۴۷/۲}{۱} \cong ۴۶/۳$$

$$R_o = \frac{h_{ie} + R_S \| R_B}{۱ + h_{fe}} = \frac{۱/۱ + ۰/۱ \| ۵۰۰}{۱ + ۵۰} = \frac{۱/۲}{۵۱} = ۰/۰۲۳۵ = ۲۳/۵\,\Omega$$

می‌بینیم که مقدار h_{fe} ترانزیستور نقش مهمی در کارآیی امیتر فالوئر دارد. در طراحی امیتر فالوئر باید حتی‌الامکان از ترانزیستورهای با h_{fe} زیاد استفاده نمود، تا بتوان R_i بزرگتر، A_I بیشتر و A_V نزدیکتر به واحد به دست آورد.

■

مثال ۶-۴: مدار تقویت‌کننده شکل ۶-۲۳ را طوری طراحی‌کنید که $A_{V_s} > ۰/۹۸$، $R_i > ۱۵\,K\Omega$، حداقل دامنه نوسان ولتاژ ورودی برابر ۲ ولت و $v_{CE,min} = ۱\,V$ باشد. برای ترانزیستور مدار $۱۲۰ < \beta < ۲۰۰$ است.

حل:

در این مدار از دید سیگنال، مقاومت امیتر برابر $R'_E = R_E \| R_L$ است. بنابراین مدار معادل همان مدار شکل ۶-۱۹ خواهد بود که در آن به جای R_E، R'_E را ملحوظ نماییم. ضمناً چون معمولاً مقاومت ورودی مدار امیتر فالوئر بسیار بزرگ است، مثلاً در این طرح می‌خواهیم $R_i > ۱۵\,K\Omega$ باشد، پس می‌توان از $R_S = ۱۰۰\ \Omega$ در مقابل آن صرف‌نظر نمود و نوشت

$$A_{V_s} \cong A_V = \frac{V_o}{V_i} = \frac{(۱ + h_{fe}) R'_E}{h_{ie} + (۱ + h_{fe}) R'_E} > ۰/۹۸$$

اما $h_{ie} = \dfrac{(۱ + h_{fe}) V_T}{I_{EQ}}$ است که با جایگزینی در نامساوی فوق خواهیم داشت

$$۹\,V$$



شکل ۶-۲۳: مدار مثال ۶-۴

$$|MA| = R_E' I_{CQ} > ۲V$$

$$\Rightarrow \quad \frac{R_E}{۱+R_E}\frac{۹-V_{CEQ}}{R_E} > ۲V \quad \Rightarrow \quad ۲R_E + V_{CEQ} < ۷V \qquad (۵۷-۶)$$

انتخاب R_E و V_{CEQ} باید با توجه به روابط ۶-۵۵، ۶-۵۶ و ۶-۵۷ صورت گیرد. برای این کار از روش ترسیمی استفاده می‌شود. در شکل ۶-۲۵، ناحیه پاسخ با هاشور مشخص شده است. البته انتخاب R_E بزرگتر، از نقطه‌نظر پایداری حرارتی مدار مناسبتر خواهدبود. حداکثر مقدار مجاز حدوداً $۲\,K\Omega$ است، که به لحاظ خطا و تغییر حرارتی مقدار مقاومتها، $R_E = ۱/۵\,K\Omega$ را انتخاب می‌کنیم. همچنین V_{CE} در فاصله مجاز، به‌دلخواه ۳/۵ ولت در نظر گرفته می‌شود. بر این اساس خواهیم‌داشت

$$I_{CQ} \cong I_{EQ} = \frac{۹-۳/۵}{۱/۵} = ۳/۶۷\,mA$$

$$h_{ie,min} = \frac{۱۲۰ \times ۲۶}{۳/۶۷} = ۸۵۰\ \Omega$$

$$R_i = R_B \| \left[h_{ie} + (۱+h_{fe})R_E'\right] = R_B \| ۷۳/۴۵ > ۱۵\,K\Omega \quad \Rightarrow \quad R_B > ۱۸/۸۳\,K\Omega$$

از طرفی برای برخورداری از پایداری مطلوب نسبت به تغییرات β باید داشته باشیم

$$R_T = R_B \cong \frac{\beta_{min} R_E}{۱۰} \cong ۱۸\,K\Omega$$

بنابراین برای R_B مقدار $۱۹\,K\Omega$ را انتخاب می‌کنیم. با نوشتن معادله KVL در حلقه بیس در مدار معادل DC داریم



شکل ۶-۲۵: ناحیه پاسخ برای مثال ۶-۴



شکل ۶-۲۷: مدار معادل *ac* تقویت‌کننده بیس مشترک شکل ۶-۲۶

پارامترهای هیبرید h بیس مشترک

پارامترهای هیبرید بیس مشترک معمولاً توسط کارخانه‌های سازنده داده نمی‌شوند و برای به دست آوردن آنها باید از روابطی که این پارامترها را برحسب پارامترهای هیبرید امیتر مشترک بیان می‌کنند استفاده نمود. روش کار برای پیداکردن این روابط دقیقاً مشابه روشی است که برای محاسبه پارامترهای هیبرید کلکتور مشترک مطرح نمودیم. یعنی باید تعاریف پارامترهای مورد نظر را به کار برده و با مراجعه به مدل هیبرید امیتر مشترک آنها را محاسبه نمود. انجام این کار را در مسأله ۲ آخر فصل به عهده خواننده می‌گذاریم و در اینجا تنها نتایج آن را ارائه می‌نماییم.

$$h_{ib} = \frac{h_{ie}}{(1+h_{fe})(1-h_{re}) + h_{ie}h_{oe}} \qquad (۵۸-۶)$$

$$h_{fb} = \frac{-h_{fe}(1-h_{re}) - h_{oe}h_{ie}}{(1+h_{fe})(1-h_{re}) + h_{ie}h_{oe}} \qquad (۵۹-۶)$$

$$h_{rb} = \frac{h_{ie}h_{oe} - h_{re}(1+h_{fe})}{(1+h_{fe})(1-h_{re}) + h_{ie}h_{oe}} \qquad (۶۰-۶)$$

$$h_{ob} = \frac{h_{oe}}{(1+h_{fe})(1-h_{re}) + h_{ie}h_{oe}} \qquad (۶۱-۶)$$

برای دستیابی به یک مدل ساده شده به خاطر می‌آوریم که h_{re} معمولاً خیلی کوچکتر از یک بوده، همچنین $h_{ie}h_{oe} \ll h_{fe}$ است. با در نظر گرفتن این شرایط می‌توان روابط فوق را تا حد زیادی ساده نمود. روابط تقریبی حاصل در جدول ۶-۴ آمده‌اند. همان‌طور که از عبارتهای جدول ۶-۴ پیدا است، h_{ob} خیلی کوچکتر از h_{oe} است و همچنین h_{rb} معمولاً قابل صرف‌نظر است (جدول ۶-۲). بنابراین برای مدار بیس مشترک نیز می‌توان مدل تقریبی هیبرید h شامل h_{ib} و h_{fb} را به کار برد، بدون اینکه خطای چشمگیری در نتایج حاصل شود.

محاسبه R_i: با استفاده از شکل ۶-۲۸ و تعریف مقاومت ورودی داریم

$$R_i = \frac{V_i}{I_i} = R_E \| h_{ib} = \frac{R_E h_{ib}}{R_E + h_{ib}} \qquad (۶۳-۶)$$

محاسبه A_V: با استفاده از رابطه کلی بهره ولتاژ می‌توان نوشت

$$A_V = A_I \frac{R_L}{R_i} = \frac{-h_{fb} R_L}{h_{ib}} \qquad (۶۴-۶)$$

محاسبه R_o: با توجه به مدار معادل شکل ۶-۲۸ روشن است که با اتصال کوتاه شدن V_s، جریان I_e و در نتیجه $h_{fb} I_e$ برابر صفر می‌شود. اما منبع جریان صفر دارای مقاومت بی‌نهایت است. بنابراین

$$R_o = \infty \qquad (۶۵-۶)$$

البته برای خواننده روشن است که مقاومت خروجی در حقیقت بی‌نهایت نبوده بلکه h_{ob}^{-1} است که مقاومت بزرگی است.

مثال ۶-۵: در تقویت‌کننده شکل ۶-۲۶ فرض کنید، $R_E = ۱\, K\Omega$، $R_L = ۱\, K\Omega$ و $R_S = ۱۰\, \Omega$ باشند. پارامترهای h ترانزیستور در جدول ۶-۲ داده شده‌اند (از h_{rb} و h_{ob} صرف‌نظر نمایید). مقادیر کمیتهای A_I، R_i، A_V، R_o و A_{V_s} را برای تقویت‌کننده مذکور محاسبه کنید.

حل:

از روابط ۶-۶۲ تا ۶-۶۵ داریم

$$A_I = \frac{-h_{fb} R_E}{R_E + h_{ib}} = \frac{۰/۹۸ \times ۱}{۱ + ۰/۰۲۱۶} = ۰/۹۶$$

$$R_i = h_{ib} \| R_E = ۲۱/۶ \| ۱۰۰۰ = ۲۱/۱\, \Omega$$

$$A_V = A_I \frac{R_L}{R_i} = ۰/۹۶ \times \frac{۱۰۰۰}{۲۱/۱} \cong ۴۵/۵$$

$$R_o = h_{ob}^{-1} \cong ۲\, M\Omega$$

در عمل می‌توان R_o را بی‌نهایت در نظر گرفت.

$$A_{V_s} = \frac{V_o}{V_s} = \frac{V_o}{V_i}\frac{V_i}{V_s} = A_V \frac{R_i}{R_S + R_i} = ۴۵/۵ \frac{۲۱/۱}{۱۰ + ۲۱/۱} \cong ۳۰/۹$$

می‌بینیم که تقویت‌کننده بیس مشترک بهره ولتاژ نسبتاً بالایی دارد؛ در حالی که بهره جریان آن نزدیک به واحد است. همچنین مقاومت ورودی این تقویت‌کننده کوچک و مقاومت خروجی آن بزرگ است.

■

جهت کاربردهای این تقویت‌کننده بسیار متنوع‌تر از دو نوع دیگر است. همچنین ملاحظه می‌شود که مقاومت ورودی و مقاومت خروجی تقویت‌کننده امیتر مشترک دارای تغییرات زیادی نبوده و در هر حال در محدوده منحنی‌های مربوط به بیس مشترک و کلکتور مشترک قرار دارد.

در تقویت‌کننده بیس مشترک، A_I کمتر از واحد، A_V تقریباً مشابه تقویت‌کننده امیتر مشترک، مقاومت ورودی کمترین مقدار و مقاومت خروجی بیشترین مقدار است. همان‌طور که قبلاً گفته شد کاربردهای این تقویت‌کننده در فرکانسهای پایین کم بوده و بعضاً به عنوان منبع جریان ثابت یا برای تطبیق یک منبع جریان با مقاومت داخلی کم به یک مقاومت بار بزرگ مورد استفاده قرار می‌گیرد.

تقویت‌کننده کلکتور مشترک دارای بهره جریان نسبتاً زیاد (برابر تقویت‌کننده امیتر مشترک)، بهره ولتاژ کمتر از واحد، بیشترین مقاومت ورودی و کمترین مقاومت خروجی در مقایسه با دو نوع تقویت‌کننده دیگر است. بدین لحاظ از این تقویت‌کننده عمدتاً به عنوان بافر برای تطبیق یک منبع ولتاژ با مقاومت داخلی زیاد به یک مقاومت بار کوچک استفاده می‌شود.

۶-۷ قضیه میلر[1] و دوگان آن

در حالی که تجزیه و تحلیل مدارهای معادل سیگنال کوچک تقویت‌کننده‌ها را می‌توان با استفاده از روشهای کلی که در بخشهای قبل مطالعه نمودیم انجام داد، با این وجود مواردی پیش می‌آید که استفاده از قضیه میلر و یا دوگان آن کار را به مراتب آسانتر می‌نماید. این قضیه را می‌توان برای کلیه مدارهای فشرده به‌کار گرفت و محدودیت خاصی در رابطه با کاربرد آن وجود ندارد.

قضیه میلر

مدار شکل ۶-۳۰-الف را در نظر بگیرید. این مدار دارای N گره است و گره N به زمین متصل است. بین گره‌های دلخواه ۱ و ۲ که دارای ولتاژهای V_1 و V_2 هستند، امپدانس Z قرارگرفته است. در صورتی که نسبت ولتاژ V_2 به V_1 را k فرض کنیم، بنا بر قضیه میلر می‌توان امپدانس Z را برداشته و به جای آن دو امپدانس Z_1 و Z_2 را بین نقاط ۱ و ۲ و زمین، مطابق شکل ۶-۳۰-ب وصل نمود.



شکل ۶-۳۰: نمایش قضیه میلر

1. *Miller Theorem*

حل:

با استفاده از قضیه میلر در مورد مقاومت R_B و با جایگزینی مدل هیبرید ترانزیستور، مدار معادل سیگنال کوچک شکل ۶-۳۲ به دست می‌آید. در این مثال نسبت ولتاژهای دو سر مقاومت R_B، در تقویت‌کننده اصلی همان بهره ولتاژ تقویت‌کننده است؛ بنابراین $k = A_V$ است. با فرض اینکه بهره ولتاژ خیلی بزرگتر از یک باشد ($|A_V| \gg ۱$) خواهیم داشت

$$R_۲ = \frac{۲۰۰ A_V}{A_V - ۱} \cong ۲۰۰\ K\Omega$$

بنابراین مقاومت بار مؤثر برابر است با

$$R_L' = ۲۰۰ \parallel ۴۰ \parallel ۱۰ \quad \Rightarrow \quad R_L' = ۷٫۷\ K\Omega$$

و در نتیجه

$$A_V = \frac{V_o}{V_i} = \frac{-(۱۰۰ I_b') R_L'}{h_{ie} I_b'} = \frac{-۱۰۰ \times ۷٫۷}{۱٫۵} \cong -۵۱۳$$

که صحت فرض $|A_V| \gg ۱$ را تأیید می‌کند.

$$R_۱ = \frac{۲۰۰}{۱ - A_V} = \frac{۲۰۰}{۵۱۴} = ۰٫۳۸۹\ K\Omega = ۳۸۹\ \Omega$$

$$R_i = R_۱ \| h_{ie} = ۳۸۹ \parallel ۱۵۰۰ \cong ۳۰۹\ \Omega$$

$$A_{V_s} = \frac{V_o}{V_s} = \frac{V_o}{V_i}\frac{V_i}{V_s} = A_V \frac{R_i}{R_i + R_S} = -۵۱۳ \times \frac{۳۰۹}{۴۰۹} \cong -۳۸۸$$



شکل ۶-۳۲: مدار معادل سیگنال کوچک تقویت‌کننده شکل ۶-۳۱

■



شکل ۶-۳۴: مدار مثال ۶-۷

مثال ۶-۷: در شکل ۶-۳۴ تقویت‌کننده امیتر مشترک با مقاومت امیتر رسم شده است. با استفاده از دوگان قضیه میلر انعکاس R_E در بیس و کلکتور ترانزیستور را به دست آورید. ضمناً علت بایپاس نکردن مقاومت R_E توسط خازن کنارگذر را توضیح دهید.

حل:

ابتدا مدار معادل سیگنال کوچک تقویت‌کننده را در شکل ۶-۳۵ در نظر می‌گیریم. مشاهده می‌کنیم که در اینجا نسبت جریانها، $k' = I_c / I_b = h_{fe}$ می‌شود. بنابراین بر طبق دوگان قضیه میلر، R_E را می‌توان برداشت و مقاومتهای $R_E\,(1 + h_{fe})$ و $R_E\,(1 + h_{fe})/h_{fe}$ را به ترتیب در بیس و کلکتور قرار داد (شکل ۶-۳۶). ملاحظه می‌کنیم از این روش نیز انعکاس مقاومت امیتر در بیس ترانزیستور $(1 + h_{fe})$ برابر R_E می‌شود. در بحث تقویت‌کننده کلکتور مشترک، همین مطلب را به گونه‌ای دیگر اثبات نمودیم.

همچنین در مدار معادل شکل ۶-۳۶ مقاومت $R_E(1 + h_{fe})/h_{fe}$ که تقریباً برابر R_E است با مقاومت R_C سری شده و این دو مقاومت مجموعاً مقاومت بار مؤثر مدار را تشکیل می‌دهند. می‌دانیم چنانچه این مقاومت بار مؤثر از لحاظ مقدار با h_{oe}^{-1} قابل مقایسه شود، نمی‌توان از h_{oe}



شکل ۶-۳۵: مدار معادل سیگنال کوچک تقویت‌کننده شکل ۶-۳۴

تنها به یک طبقه تقویت‌کننده اکتفا نماییم. به عنوان مثال در یک گیرنده رادیویی دامنه سیگنال ورودی ممکن است از چند میکرو ولت تجاوز ننماید، در حالی که برای تغذیه بلندگو سیگنالی با دامنه چند ولت و با قدرتی بسیار بالاتر از قدرت سیگنال ورودی مورد نیاز است. بنابراین برای تقویت سیگنال ورودی به ناچار باید از چند طبقه تقویت‌کننده استفاده نماییم. علاوه بر نیاز به بهره بالا، ممکن است به منظور تطبیق امپدانس منبع سیگنال ورودی با تقویت‌کننده یا تطبیق امپدانس تقویت‌کننده با امپدانس مبدل خروجی ناگزیر از به‌کارگیری از چند طبقه تقویت‌کننده باشیم.

طبقات مختلف یک تقویت‌کننده چندطبقه را می‌توان توسط خازنهای کوپلاژ و یا ترانسفورماتورها، از نظر DC از یکدیگر مجزا نمود. در این صورت محاسبه نقطه کار طبقات مختلف به طور جداگانه صورت می‌گیرد.

تجزیه و تحلیل سیگنال کوچک

به طور کلی در یک تقویت‌کننده چندطبقه (شکل ۶-۳۷)، سیگنال خروجی هر طبقه به عنوان ورودی برای طبقه بعد در نظر گرفته می‌شود. همچنین مقاومت ورودی هر طبقه نقش مقاومت بار برای طبقه قبل از خود را دارد و مقاومت خروجی هر طبقه، برای طبقه بعد به عنوان یک مقاومت منبع به حساب می‌آید. برای یک تقویت‌کننده چندطبقه، مقاومت ورودی همان مقاومت ورودی طبقه اول و مقاومت خروجی آن مقاومت خروجی طبقه آخر است.

در مورد بهره ولتاژ کلی تقویت‌کننده می‌توان نوشت

$$A_V = \frac{V_o}{V_i} = \frac{V_{o_n}}{V_{i_n}} \times \frac{V_{o_{n-1}}}{V_{i_{n-1}}} \times \ldots \times \frac{V_{o_2}}{V_{i_2}} \times \frac{V_{o_1}}{V_{i_1}}$$

یا

$$A_V = A_{V_n} \times A_{V_{n-1}} \times \ldots \times A_{V_2} \times A_{V_1} \qquad (۶-۷۷)$$

که در آن A_{V_1}، A_{V_2} ... تا A_{V_n} بهره ولتاژ طبقات اول، دوم ... تا nام می‌باشند. به همین ترتیب در صورتی که بهره جریان طبقه kام را با A_{I_k} نمایش دهیم، برای بهره جریان کلی تقویت‌کننده داریم

$$A_I = A_{I_1} \times A_{I_2} \times \ldots \times A_{I_{n-1}} \times A_{I_n} \qquad (۶-۷۸)$$



شکل ۶-۳۷: نمایش یک تقویت‌کننده چندطبقه متشکل از n طبقه

مدار معادل ac تقویت‌کننده در شکل ۶-۳۹ نشان داده شده است. در این شکل ترانزیستورها با مدل سیگنال کوچک جایگزین نشده‌اند. در این مرحله باید بتوان محاسبات هر طبقه را با در نظر گرفتن مدل ساده شده هیبرید و مستقیماً با استفاده از شکل مدار معادل سیگنال انجام داد.

$$R_{i_2} = ۳/۶ \parallel h_{ie_2} = ۳/۶ \parallel ۰/۴۱۴ \cong ۰/۳۷۱\, K\Omega = ۳۷۱\, \Omega$$

$$R_{L_1} = ۱۵ \parallel R_{i_2} = ۱۵ \parallel ۰/۳۷۱ \cong ۰/۳۶۲\, K\Omega = ۳۶۲\, \Omega$$

$$R_i = R_{i_1} = ۹/۵ \parallel h_{ie_1} = ۹/۵ \parallel ۱/۵۴ \cong ۱/۳۲\, K\Omega$$

برای ترانزیستور دوم بهتر است از h_{oe} صرف‌نظر نشود.

$$A_{V_2} = \frac{V_o}{V_{o_1}} = \frac{-(R_{L_2} \| h_{oe}^{-1}) h_{fe}}{h_{ie_2}} = \frac{-(۴ \parallel ۴۰) \times ۵۰}{۰/۴۱۴} \cong -۴۳۹/۲$$

$$A_{V_1} = \frac{V_{o_1}}{V_i} = \frac{-R_{L_1} h_{fe}}{h_{ie_1}} = \frac{۰/۳۶۲ \times ۵۰}{۱/۵۴} \cong -۱۱/۷$$

$$A_V = A_{V_1} \times A_{V_2} = (-۱۱/۷) \times (-۴۳۹/۲) \cong ۵۱۳۹$$

$$A_{V_s} = \frac{R_{i_1}}{R_{i_1} + R_S} A_V = \frac{۱/۳۲}{۱/۳۲ + ۱} \times ۵۱۳۹ \cong ۲۹۳۳$$

$$A_I = \frac{I_o}{I_i} = A_V \frac{R_{i_1}}{R_{L_2}} = ۵۱۳۹ \times \frac{۱/۳۲}{۴} \cong ۱۷۰۹$$

$$R_o = R_{L_2} \| h_{oe}^{-1} = ۴ \parallel ۴۰ \cong ۳/۶۴\, K\Omega$$



شکل ۶-۳۹: مدار معادل ac تقویت‌کننده شکل ۶-۳۸

■



شکل ۶-۴۰: نمایش خازن کوپلاژ بین دو طبقه تقویت‌کننده

یا

$$\left|\frac{V'}{V}\right| = \frac{R'C\omega}{\sqrt{1+(R+R')^2 C^2 \omega^2}} \qquad (۶-۸۰)$$

در شکل ۶-۴۱ اندازه V'/V برحسب ω رسم شده است. فرکانس قطع پایینی این مشخصه برابر $\omega_1 = 1/(R+R')C$ است.

در یک تقویت‌کننده چندطبقه هر خازن کوپلاژ به سهم خود باعث تضعیف فرکانسهای پایین می‌شود. پاسخ فرکانسی کلی تقویت‌کننده، حاصلضرب توابع مربوط به پاسخ فرکانسهای طبقات مختلف آن است. بنابراین در تقویت‌کننده‌های چندطبقه افت بهره ولتاژ در فرکانسهای پایین شدیدتر بوده و در نتیجه باند فرکانس کلی تقویت‌کننده از باند هر طبقه کوچکتر خواهد بود. در نتیجه برای داشتن یک باند فرکانسی کلی وسیع باید باند فرکانسی هر طبقه را بزرگتر و یا فرکانس قطع آن را کوچکتر انتخاب نمود.



شکل ۶-۴۱: اثر خازن کوپلاژ در پاسخ فرکانسی تقویت‌کننده

مدارهای ترانزیستوری با مقاومت ورودی بزرگ

در بعضی کاربردها ممکن است یک تقویت‌کننده با مقاومت ورودی زیاد مورد نیاز باشد. در این صورت برای مقاومتهای ورودی کمتر از حدود ۵۰۰ کیلواهم مدار امیتر فالوئر مناسب است. برای رسیدن به مقاومتهای ورودی بزرگتر، معمولاً از مدار شکل ۶-۴۳-الف به نام ترکیب **دارلینگتون**[1] استفاده می‌شود. در این ترکیب امیتر ترانزیستور اول به بیس ترانزیستور دوم متصل شده است.

در شکل ۶-۴۳-ب یک مدار دارلینگتون نشان داده شده است. این مدار در حقیقت متشکل از دو امیتر فالوئر است. برای تجزیه و تحلیل مدار دارلینگتون شکل ۶-۴۴ را در نظر بگیرید. در این مدار با فرض $h_{oe} R_E \leq ۰/۱$، برای ترانزیستور دوم مدل تقریبی هیبرید را به‌کار می‌بریم. بنابراین مقاومت ورودی و بهره جریان طبقه دوم به صورت زیر است:

$$R_{i_۲} = h_{ie_۲} + (۱ + h_{fe}) R_E \qquad (۸۲-۶)$$

$$A_{I_۲} = \frac{I_o}{I_۲} \cong ۱ + h_{fe} \qquad (۸۳-۶)$$



الف) زوج دارلینگتون در قالب یک ترانزیستور ب) مدار دارلینگتون از به هم پیوستن دو امیتر فالوئر

شکل ۶-۴۳: ترکیب دارلینگتون

شکل ۶-۴۴: مدار دارلینگتون

1. *Darlington*

با توجه به وابستگی اندک پارامتر h_{fe} به اندازه جریان کلکتور، این پارامتر برای هر دو ترانزیستور یکسان فرض شده است.

در محاسبه A_V باید از روابط دقیق A_I و R_i و همچنین رابطه ۶-۸۷ استفاده نماییم، که نتیجه آن را می‌توان به صورت زیر نوشت:

$$A_V \cong ۱ - \frac{h_{ic_۲}}{R_{i_۲}}(۲ + h_{oe}h_{fe}R_E) \qquad (۶-۸۸)$$

برای مقاومت خروجی مدار دارلینگتون با در نظر گرفتن رابطه ۶-۸۷ خواهیم داشت

$$R_o \cong \frac{R_S}{(۱ + h_{fe})^۲} + \frac{۲h_{ie_۲}}{۱ + h_{fe}} \qquad (۶-۸۹)$$

در به دست آوردن رابطه مذکور $h_{oe}^{-۱}$ ترانزیستور اول با $R_S + h_{ie_۱}$ موازی می‌شود که چون خیلی بزرگتر از آن است از آن صرف‌نظر شده است.

ملاحظه می‌کنیم که مدار دارلینگتون در مقایسه با یک طبقه امیتر فالوئر، دارای مقاومت ورودی به مراتب بزرگتر، بهره ولتاژ خیلی نزدیکتر به واحد و بهره جریان بسیار بزرگتر است. مقاومت خروجی مدار دارلینگتون وابسته به مقدار R_S، ممکن است بزرگتر یا کوچکتر از یک طبقه امیتر فالوئر باشد.

یکی از اشکالات عمده مدار دارلینگتون این است که جریان نشتی ترانزیستور اول توسط ترانزیستور دوم تقویت می‌شود. به طوری که استفاده بیش از دو ترانزیستور در ترکیب دارلینگتون عملاً مقدور نیست.

زوج دارلینگتون شکل ۶-۴۳-الف را می‌توان به صورت یک ترانزیستور با h_{fe} بزرگ در مدارهای امیتر فالوئر به‌کار برد. برای زوج دارلینگتون، h_{fe} را معمولاً برابر حاصلضرب h_{fe} دو ترانزیستور به‌کار رفته در آن در نظر می‌گیرند. زوجهای دارلینگتون با h_{fe} حدود ۳۰۰۰۰ بر روی مدار مجتمع به صورت تجارتی در دسترس هستند.

اثر مقاومتهای بایاس

مشکلی که در مدار خود بایاس با آن مواجه بودیم و اکنون نیز در بایاس مدار دارلینگتون خودنمایی می‌کند، مسأله کاهش مقاومت ورودی توسط مقاومتهای بایاس است.

مدار خود بایاس شکل ۶-۴۶-الف را در نظر بگیرید. مقاومت ورودی این مدار را $R_i' \| R_B$ تشکیل می‌دهد که در آن $R_B = R_۱ \| R_۲$ است. چون R_B معمولاً به چند ده کیلو اهم محدود می‌شود، مقاومت ورودی نمی‌تواند از این مقدار تجاوز نماید. برای رفع این مشکل فرض کنید مقاومت $R_۳$ مطابق شکل ۶-۴۶-ب مورد استفاده قرار گیرد. در صورتی که خازن C وجود نداشته

$R_{eff} = ۲۰\ M\Omega$ مقدار $A_V = ۰/۹۹۵$ و $R_۳ = ۱۰۰\ K\Omega$ به دست می‌آید. البته چون جریان بایاس بیس ترانزیستور از $R_۳$ می‌گذرد، نمی‌توان آن را خیلی بزرگ انتخاب کرد و شاید $۱۰۰\ K\Omega$ حد بالایی برای مقدار این مقاومت باشد.

ضمناً مقدار مؤثر $R_۳$ در امیتر ترانزیستور برابر $R_۳A_V/(A_V - ۱)$ یعنی یک مقاومت منفی بزرگ خواهد بود که چون با مقاومت R_E که معمولاً حدود چند کیلواهم است موازی می‌شود اثری نخواهد داشت.

استفاده از روش بوت استرپ در مدار دارلینگتون

همان‌طور که از شکل ۶-۴۵ پیداست، در مدار دارلینگتون $h_{oe}^{-۱}$ ترانزیستور اول با مقاومت ورودی $R_{i_۲}$ موازی شده و باعث کاهش آن می‌شود. به طوری که مقاومت ورودی مدار دارلینگتون نمی‌تواند از مقدار $(۱+h_{fe})h_{oe}^{-۱}$ تجاوز نماید. برای رفع مزاحمت h_{oe} باید به گونه‌ای مقدار مؤثر آن را از دید امیتر ترانزیستور اول افزایش داد. برای این کار از روش بوت استرپ مطابق شکل ۶-۴۷ استفاده می‌شود. در این شکل خازن C_o برای سیگنال اتصال کوتاه بوده و کلکتور ترانزیستور اول را به امیتر ترانزیستور دوم متصل می‌کند. این خازن در حقیقت مقاومت $h_{oe}^{-۱}$ را بوت استرپ می‌نماید. در این حالت چون ولتاژ خروجی تقریباً با ولتاژ بیس ترانزیستور دوم برابر است از $h_{oe}^{-۱}$ جریانی عبور نمی‌کند و بنابراین مقدار مؤثر این مقاومت افزایش می‌یابد.

با استفاده از قضیه میلر نیز می‌توان مقدار مؤثر $h_{oe}^{-۱}$ را در امیتر ترانزیستور اول به دست آورد. این مقدار برابر $h_{oe}^{-۱}/(۱ - A_{V_۲})$ خواهد شد که در آن $A_{V_۲}$ بهره ولتاژ طبقه دوم است. با توجه به اینکه $A_{V_۲}$ نزدیک به یک است، مقدار مؤثر $h_{oe}^{-۱}$ ترانزیستور اول بسیار بزرگ می‌شود. در ضمن مقاومت R_C نیز با R_E موازی می‌شود که چنانچه حاصل ترکیب آنها را با R'_E نمایش دهیم، می‌توان نشان داد که مقاومت ورودی کلی تقویت‌کننده به صورت زیر درمی‌آید:

$$R_i \cong h_{fe_۱} h_{fe_۲} R'_E \qquad (۹۱-۶)$$



شکل ۶-۴۷: مدار دارلینگتون بوت استرپ شده



شکل ۶-۴۹: مدل هیبرید π ترانزیستور

$$g_m = \frac{I_C}{V_T} \qquad (۹۳-۶)$$

که در آن V_T ولتاژ حرارتی است که در دمای ۳۰۰ درجه کلوین برابر ۲۶ میلی‌ولت است. برای اثبات این مطلب از رابطه ۴-۱ استفاده می‌کنیم.

$$i_C = I_S e^{v_{BE}/V_T} = I_S e^{(V_{BE}+v_{be})/V_T} = I_C e^{v_{be}/V_T} \qquad (۹۴-۶)$$

با بسط تیلور عبارت نمایی در معادله اخیر خواهیم داشت

$$i_C = I_C + i_c \cong I_C \left(1 + \frac{v_{be}}{V_T}\right) \qquad (۹۵-۶)$$

بسط مذکور با فرض ایده‌آل $v_{be} \ll V_T$ اِعمال گردیده و عملاً با شرط $v_{be} < 10mV$ تقریب قابل قبولی است. این شرط در حقیقت همان تقریب سیگنال کوچک است. با توجه به رابطه ۶-۹۵

در شکل ۶-۵۲، R_o' مقاومت دیده شده از پشت مقاومت R_E و از سر امیتر ترانزیستور است. برای به دست آوردن R_o' یک منبع جریان فرضی I_x به مدار اعمال نموده و ولتاژ دو سر آن را V_x در نظر می‌گیریم. در این صورت می‌توان نوشت

$$R_o = R_E \parallel R_o' \tag{۱۱۳-۶}$$

$$R_o' = \frac{V_x}{I_x} \tag{۱۱۴-۶}$$

با نوشتن معادله KCL در گره E داریم

$$I_x = -g_m V_{\pi} - I_x \tag{۱۱۸-۶}$$

۶-۱۲ مسائل

۱. مشخصات ترانزیستورهای فرکانس بالا غالباً برحسب پارامترهای yداده می‌شوند. این پارامترها به صورت زیر تعریف می‌شوند:

$$i_1 = y_{11} v_1 + y_{12} v_2$$

$$i_2 = y_{21} v_1 + y_{22} v_2$$

الف) یک مدار معادل شبیه شکل ۶-۳ با استفاده از پارامترهای y ترسیم نمایید.

ب) برای هر یک از پارامترهای y یک تعریف مشخص ارائه نمایید.

۲. پارامترهای هیبرید h تقویت‌کننده بیس مشترک را برحسب پارامترهای h_{fe}، h_{ie}، h_{oe} و h_{re} به

د) مقادیر کمیتهای A_V، A_{V_s}، A_I، R_i و R_o را محاسبه کنید.





شکل م-۲۳

۲۴. در مدار شکل م-۲۴ برای هر دو ترانزیستور $h_{ie} = ۳\ K\Omega$، $h_{fe} = ۱۰۰$، $h_{oe} \cong ۰$ و $h_{re} \cong ۰$ است. مقاومتهای ورودی و خروجی و نیز بهره‌های جریان و ولتاژ مدار را محاسبه کنید.



شکل م-۲۴

۲۵. در مدار شکل م-۲۵ با فرض $V_{BE} = ۰,۷\ V$ و $\beta = ۱۰۰$، ولتاژهای DC نقاط A، B و C را به دست آورید. مقاومت خروجی R_o را نیز محاسبه نمایید.



شکل م-۲۵

۲۹. برای مقادیر بسیار بزرگ β و $V_{BE} = ۰/۷\ V$، ولتاژ DC نقاط A و B شکل م-۲۹ را به دست آورید. بهره ولتاژ و مقاومتهای ورودی و خروجی را برای حالتهای زیر محاسبه کنید.

الف) مدار را مطابق شکل م-۲۹ در نظر بگیرید.

ب) خازن C را حذف نمایید.

ج) برای بند (الف) با فرض $V_{CE(sat)} = ۰/۲\ V$، بیشترین دامنه موج سینوسی خروجی بدون

۳۳. با فرض $V_{BE} = ۰/۷\,V$ و $h_{fe} = ۱۰۰$ برای همه ترانزیستورها، ولتاژهای DC نقاط $B_۱$ و $B_۲$ را در شکل م-۳۳ به دست آورید. همچنین ولتاژ DC خروجی و بهره ولتاژ A_V را محاسبه نمایید.



شکل م-۳۳

۳۴. در مدار شکل م-۳۴ مقاومتهای $R_۱$، $R_۲$ و $R_۳$ را طوری محاسبه نمایید که شرایط زیر به طور همزمان برقرار باشد.

- $V_{CEQ} = ۵\,V$ باشد.
- به ازای $h_{fe} = ۳۰۰$ مقاومت ورودی حداکثر شود.
- مدار از پایداری مطلوبی نسبت به تغییرات β برخوردار باشد.



شکل م-۳۴

۳۵. در مدار تقویت‌کننده کلکتور مشترک شکل م-۳۵ با فرض $h_{ie_۱} = ۱\,K\Omega$، $h_{oe}^{-۱} = ۴۰\,K\Omega$، $h_{fe} = ۱۰۰$، $A_{V_۱} = \frac{V_{e_۱}}{V_{b_۱}} = ۰/۹۶$ و $A_{V_۲} = \frac{V_{e_۲}}{V_{b_۲}} = ۰/۹۸$، مقدار دقیق R_i را محاسبه کنید و توضیح دهید از چه روشی و چگونه مقاومت ورودی تقویت‌کننده افزایش یافته است؟

۳۷. در مدار تقویت‌کننده شکل م-۳۷، β ترانزیستورها بسیار بزرگ است.

الف) مختصات نقطه کار DC هر یک از ترانزیستورها را به دست آورید.

ب) مقادیر A_V، A_{V_s}، A_I، R_i و R_o را محاسبه نمایید.



شکل م-۳۷

۳۸. در مدار تقویت‌کننده شکل م-۳۸ با فرض $h_{fe}=۵۰$ و $h_{oe}\cong h_{re}\cong ۰$ برای هر دو ترانزیستور،

الف) نقطه کار هر یک از ترانزیستورها را تعیین کنید.

ب) مقادیر R_i، A_V، A_{V_s}، A_I و R_o را محاسبه نمایید.



شکل م-۳۸



شکل م-۴۱

۴۲. مسائل شماره ۶ و ۷ را با استفاده از مدل هیبرید π حل کنید.

۴۳. مسأله ۱۹ را با فرض $V_A = ۱۰۰$ و با استفاده از مدل هیبرید π حل کنید.

۴۴. مسأله ۳۲ را با فرض $I_{C_1} = I_{C_2} = ۷/۵\ mA$، $\beta = ۲۰۰$ و با استفاده از مدل هیبرید π حل کنید.

فرایند تولید ساده‌تر برخوردار هستند. در همین راستا امروزه اکثریت تراشه‌های *VLSI* با استفاده از فن‌آوری *MOS* ساخته می‌شوند. البته سرعت کمتر *FET* در مقایسه با *BJT* را نمی‌توان نادیده گرفت. اما به هر حال، در کنترل صنعتی، ابزار الکترونیکی خودکار، الکترونیک نوری، مدارهای سوئیچینگ تلفنی و بسیاری کاربردهای مشابه دیگر، مسائل دیگری غیر از الکترونیک تعیین‌کننده سرعت بوده و مسأله اقتصادی بیشترین اهمیت را داراست. علاوه بر این امروزه با پیشرفت فن‌آوری، هر روزه *FET*های با سرعت بیشتر به بازار عرضه می‌شوند. در الکترونیک خطی (غیر دیجیتال) بعضی از ویژگیهای *FET* از جمله مقاومت ورودی زیاد و اغتشاش کم از اهمیت ویژه‌ای برخوردار است.

در این فصل ضمن آشنایی با ساختمان، طرز کار و مشخصه‌های *JFET* و *MOSFET*، مدارهای کاربردی آنها شامل تقویت‌کننده‌ها، کلیدها، منابع جریان، بار فعال و . . . را نیز مورد مطالعه قرار می‌دهیم.

۷-۱ ساختمان *JFET*

اساس ساختمان *JFET* در شکل ۷-۱-الف نشان داده شده است. همان‌طور که ملاحظه می‌شود دو قطعه بلور *P* یک لایه نوع *N* را در میان گرفته‌اند. لایه *N* در حقیقت یک کانال عبور الکترونها از سر سورس[1] (*S*) به طرف درین[2] (*D*) است. جریان در این کانال توسط میدان الکتریکی که از طریق سرهای گیت[3] (*G*) إعمال می‌شود کنترل‌پذیر است. این *JFET* دارای کانال نوع *N* بوده و *NJFET* نام دارد. در ساختمان واقعی *NJFET* یک سر گیت بیشتر وجود ندارد و قسمتهای کانال و گیت بر روی یک قسمت پایه از نوع *P* به وجود آمده‌اند. در نوع *PJFET*، کانال از نوع *P* و قسمتهای گیت آن از نوع *N* می‌باشند. علامت مداری *JFET*های کانال *N* و *P* به ترتیب در شکلهای ۷-۱-ب و ۷-۱-ج نشان داده شده‌اند. در بعضی از مراجع سر پیکان‌دار مربوط به گیت در وسط ناحیه بین درین و سورس رسم می‌شود.



شکل ۷-۱: اساس ساختمان و علامت مداری *JFET*

1. *Source* 2. *Drain* 3. *Gate*



الف) ایجاد ناحیه تهی متقارن به علت بایاس معکوس بین کانال و گیت و V_{DS} کوچک



ب) فشردگی در کانال در نواحی اطراف درین به علت افزایش ولتاژ V_{DS}

شکل ۷-۲: نحوه عملکرد یک *NJFET*

V_{GS} مجاز (در $PJFET$ حداکثر V_{SG}) برابر V ۰٫۵ در نظر گرفته می‌شود. در جدول ۷-۱ محدوده تغییرات ولتاژهای V_{GS} و V_{GD} در نواحی اشباع و تریود برای $JFET$های کانال N و P مشخص شده است. همان‌طور که در جدول مشاهده می‌شود روابط مربوط به $JFET$ کانال P با تغییر محل G در اندیس ولتاژها در روابط $JFET$ کانال N به دست می‌آیند.

جدول ۷-۱: محدودیت ولتاژهای مختلف $JFET$در نواحی اشباع و تریود

نوع $JFET$	ناحیه اشباع	ناحیه تریود
کانال N $V_P < 0$ $V_{DS} > 0$	$V_{GD} < -\lvert V_P \rvert$ $-\lvert V_P \rvert < V_{GS} < 0{,}5$	$V_{GD} > -\lvert V_P \rvert$ $-\lvert V_P \rvert < V_{GS} < 0{,}5$
کانال P $V_P > 0$ $V_{SD} > 0$	$V_{DG} < -\lvert V_P \rvert$ $-\lvert V_P \rvert < V_{SG} < 0{,}5$	$V_{DG} > -\lvert V_P \rvert$ $-\lvert V_P \rvert < V_{SG} < 0{,}5$

مثال ۷-۱: در هر یک از مدارهای شکل ۷-۴، مشخص کنید $JFET$ در چه ناحیه‌ای کار می‌کند $(\lvert V_P \rvert = 3V)$.

حل:

الف) $JFET$ کانال N است با

$$V_{GS} = 0 > -3 \quad , \quad V_{GD} = -5 < -3$$



شکل ۷-۴: مدارهای مثال ۷-۱

در این معادله از تغییرات جریان درین در ناحیه اشباع صرف‌نظر شده است. معادله مذکور برای هر دو نوع $JFET$ کانال N و P صادق است. در این معادله I_{DSS} جریان اشباع درین ـ سورس به ازای $v_{GS} = ۰$ است. در شکل ۷–۵–الف منحنی معادله مذکور در صفحه $(v_{GS}\ ,\ i_D)$ رسم شده است. از آنجا که در $JFET$، v_{GS} ولتاژ ورودی و i_D جریان خروجی است، این منحنی را مشخصه انتقالی $JFET$ می‌نامند. برای $JFET$ کانال P منحنی مشخصه به همین شکل باقی خواهد ماند مشروط بر اینکه محور افقی را به v_{SG} تبدیل کنیم.

در شکل ۷–۵–ب اثر تغییر دما بر منحنی‌های مشخصه انتقالی نشان داده شده است. در حقیقت پارامترهای I_{DSS} و V_P تابع دما هستند. بررسیهای نظری نشان می‌دهد که V_P علاوه بر ابعاد هندسی کانال به اختلاف پتانسیل تماس $(V_{\circ})$ مربوط به پیوند $P-N$ گیت ـ کانال نیز بستگی دارد. این وابستگی به گونه‌ای است که تغییرات V_P نسبت به دما برابر و در خلاف جهت تغییرات $V_{\circ}$ نسبت به دماست.

$$\frac{dV_{\circ}}{dT} = \frac{d|V_P|}{dT} = k \qquad k = ۲{,}۵\ mV/^{\circ}C$$

از طرف دیگر I_{DSS} به ابعاد کانال، ضریب رسانایی کانال و پارامتر V_P بستگی دارد. این وابستگی به نحوی است که I_{DSS} با افزایش دما کاهش می‌یابد $(I_{DSS} \propto T^{-۳/۲})$. به عبارت دیگر تغییرات حرارتی I_{DSS} و V_P در جهت مخالف یکدیگر تأثیر نموده و منحنی‌های مشخصه انتقالی در یک نقطه همدیگر را قطع می‌کنند. این نقطه که در آن ضریب حرارتی صفر است، در واقع مناسبترین نقطه کار برای $JFET$ می‌باشد.

به طور کلی در $JFET$ برای جلوگیری از تغییر نقطه کار با دما، اولاً از $JEFT$های با $|V_P|$ بزرگ استفاده می‌نمایند تا تغییرات نسبی حرارتی آن قابل توجه نباشد، ثانیاً سعی می‌شود نقطه کار در



ب) اثر تغییر دما در منحنی مشخصه انتقالی

الف) منحنی مشخصه انتقالی

شکل ۷–۵: مشخصه انتقالی $JFET$

مشکل پایداری نقطه کار تا آنجا که به تغییرات حرارتی پارامترها ارتباط دارد با انتخاب نقطه کار در محل مناسبی از مشخصه انتقالی که حساسیت حرارتی آن نزدیک صفر است تا حد قابل قبولی برطرف می‌شود. اما مشخص نبودن پارامترهای هر ترانزیستور به طور دقیق و نیز تغییر آنها با تعویض یک ترانزیستور (حتی با نوع مشابه خودش) نکته دیگری است که باید در طراحی مدار بایاس به آن توجه نمود.

در شکل ۷-۶ سه مدار پیشنهادی برای بایاس *JFET* ارائه شده است. در مدار ۷-۶-الف بایاس V_{GS} توسط منبع ولتاژ V_{GG} تأمین می‌شود. از آنجا که جریان گیت (I_G) برابر صفر است ولتاژ V_{GS} برابر $-V_{GG}$ خواهد شد. خط بار L_1 در شکل ۷-۷ مربوط به این مدار است. در *JFET* خط بار را در صفحه مختصات مشخصه انتقالی رسم می‌کنند. معادله خط L_1 در واقع همان $V_{GS} = -V_{GG}$ است. فرض کنید در اینجا منظور ایجاد نقطه کار در محل Q باشد. خط بار L_2 مربوط به مدار شکل ۷-۶-ب نیز از نقطه Q می‌گذرد. معادله این خط بار با نوشتن معادله *KVL* در حلقه سورس ـ گیت به صورت زیر به دست می‌آید:

$$R_G I_G + V_{GS} + R_S I_D = 0 \qquad (۶-۷)$$

و با جایگزینی $I_G = 0$ خواهیم داشت

$$V_{GS} = -R_S I_D \qquad (۷-۷)$$

در مدار شکل ۷-۶-ج که به مدار خود بایاس مشهور است ولتاژ گیت از تقسیم ولتاژ V_{DD} توسط مقاومتهای R_1 و R_2 تأمین می‌شود (توجه کنید $I_G = 0$ است). در این شکل بر اساس معادله *KVL* در حلقه شامل V_{GS} می‌توان نوشت



شکل ۷-۶: مدارهای مختلف بایاس *JFET*

حد مطلوبی کاهش می‌یابد. همان‌طور که در شکل ۷-۷ مشاهده می‌شود میزان انحراف جریان $\Delta_{۴}$ مربوط به مدار خود بایاس به مراتب کمتر از دو مدار دیگر است.

در انتخاب مقاومتهای بایاس $R_{۱}$ و $R_{۲}$ در مدار ۷-۶-ج یا R_G در مدار ۷-۶-ب، توجه به این نکته مهم ضروری است که اثر مقاومت ورودی بزرگ *JFET* توسط مقاومتهای بایاس کوچک خنثی نشود. در مدار بایاس شکل ۷-۶-ج مقاومت ورودی مدار عملاً توسط ترکیب موازی $R_{۱}$ و $R_{۲}$ تعیین می‌شود. معمولاً اندازه این مقاومتها را در حدود مگااهم انتخاب می‌کنند. انتخاب مقاومتهای بایاس خیلی بزرگ نیز مناسب نیست؛ چراکه باعث افزایش اغتشاش در ورودی تقویت‌کننده خواهد شد.

مثال ۷-۲: در مدار شکل ۷-۶-ب پارامترهای *JFET* عبارت از $|V_P| = ۴\,V$ و $I_{DSS} = ۱۶\,mA$ هستند. با فرض $R_S = ۱\,K\Omega$، $R_D = ۴\,K\Omega$ و $V_{DD} = ۲۰\,V$ مقادیر I_D و V_{DS} نقطه کار را محاسبه کنید.

حل:

با استفاده از رابطه ۷-۷ داریم

$$V_{GS} = -R_S I_D = -I_D$$

$$I_D = I_{DSS}\left(۱ - \frac{V_{GS}}{V_P}\right)^{۲} = ۱۶\left(۱ - \frac{-I_D}{-۴}\right)^{۲}$$

از حل معادله درجه دوم فوق برای I_D دو مقدار ۲٫۴۴ و ۶٫۵۶ به دست می‌آید که تنها $I_D = ۲٫۴۴\,mA$ می‌تواند پاسخ صحیح باشد. زیرا V_{GS} حاصل از آن از V_P بزرگتر خواهد شد. پس

$$I_{DQ} = ۲٫۴۴\,mA$$

با نوشتن معادله *KVL* در حلقه درین ـ سورس داریم

$$V_{DSQ} = V_{DD} - I_{DQ}(R_S + R_D) = ۲۰ - ۲٫۴۴\,(۱ + ۴) = ۷٫۸\,V$$

■

۷-۴ تقویت‌کننده‌های *JFET* در فرکانسهای پایین

تقویت‌کننده‌های *JFET*، به علت مقاومت ورودی بزرگ این ترانزیستورها، عمدتاً در طبقه ورودی تقویت‌کننده‌های چندطبقه مورد استفاده قرار می‌گیرند. به کارگیری این تقویت‌کننده‌ها در طبقات بعدی، اولاً به خاطر بهره ولتاژ پایین و ثانیاً به دلیل غیرخطی بودن مشخصه انتقالی متداول

نظر به اینکه I_{DSS} مثبت بوده و V_P برای $JFET$ کانال N منفی و برای کانال P مثبت است، رابطه ۷-۱۵ را می‌توان به صورت کلی زیر بیان نمود:

$$g_m = ۲\left|\frac{I_{DSS}}{V_P}\right|\left(۱-\frac{V_{GSQ}}{V_P}\right) = g_{m_0}\sqrt{I_D/I_{DSS}} \qquad (۱۶-۷)$$

که در آن g_{m_0} برابر $۲\left|I_{DSS}/V_P\right|$ تعریف شده است. ملاحظه می‌شود که پارامتر g_m تابع جریان I_D نقطه کار است. همچنین وابستگی g_m به V_P و I_{DSS} به نحوی است که با افزایش دما مقدار این پارامتر کاهش می‌یابد.

پارامتر مهم دیگر سیگنال کوچک $JFET$، بهره ولتاژ (μ) بوده و به صورت زیر بیان می‌شود:

$$\mu = \left.\frac{-\partial v_{DS}}{\partial v_{GS}}\right|_{I_{DQ}} \cong \left.\frac{-\Delta v_{DS}}{\Delta v_{GS}}\right|_{I_{DQ}} = \left.\frac{-v_{ds}}{v_{gs}}\right|_{i_d=۰} \qquad (۱۷-۷)$$

با توجه به تعریف فوق و با استفاده از معادله ۷-۱۴ پارامتر μ برحسب دو پارامتر دیگر g_m و r_d به دست می‌آید. کافی است در معادله ۷-۱۴ مقدار i_d را مساوی صفر قرار داده و نسبت $-\frac{v_{ds}}{v_{gs}}$ را پیدا کنیم.

$$\mu = \left.\frac{-v_{ds}}{v_{gs}}\right|_{i_d=۰} = g_m r_d \qquad (۱۸-۷)$$

برای رسیدن به مدل سیگنال کوچک $JFET$، باید معادله ۷-۱۴ را مدنظر قرار داد.این معادله در واقع بیان قانون KCL در گره درین است. با این نقطه نظر مدار معادل سیگنال کوچک $JFET$ را می‌توان به صورت شکل ۷-۸-الف نمایش داد. در شکل ۷-۸-ب نمایش دیگری از مدل سیگنال کوچک (با تبدیل معادل نورتن به معادل تونن در شکل ۷-۸-الف) نشان داده شده است. مدلهای مذکور تنها در فرکانسهای پایین مفید هستند. در فرکانسهای بالا خازنهای بین گیت ـ درین، گیت ـ سورس و درین ـ سورس نیز وارد عمل می‌شوند که بحث آنها در اینجا مورد نظر نیست.



الف) مدار معادل نورتن



ب) مدار معادل تونن

شکل ۷-۸: مدل سیگنال کوچک $JFET$ در فرکانسهای پایین

$$R_o = r_d \| R_D = \frac{r_d R_D}{r_D + R_D} \qquad (۷-۲۱)$$

در صورتی که $R_D \ll r_d$ باشد، $R_o \cong R_D$ خواهد شد.

محاسبه R_i: مقاومت ورودی این تقویت‌کننده برابر R_G است. به همین دلیل این مقاومت را معمولاً بزرگ انتخاب می‌کنند تا اثر مقاومت ورودی ذاتاً بزرگ *JFET* خنثی نشود.

مثال ۷-۳: در مدار تقویت‌کننده شکل ۷-۹-الف، با فرض $R_G = ۱\, M\Omega$، $R_S = ۵۰۰\ \Omega$، $R_D = ۲\, K\Omega$، $V_{DD} = ۱۶\, V$، $r_d = ۱۰۰\, K\Omega$، $|V_P| = ۴\, V$ و $I_{DSS} = ۱۶\, mA$، بهره ولتاژ و مقاومتهای ورودی و خروجی تقویت‌کننده را محاسبه نمایید.

حل:

برای محاسبه A_V باید g_m محاسبه شود. بنابراین ابتدا باید نقطه کار ترانزیستور به دست آید.

$$V_{GS} = -R_S I_D$$

$$I_D = I_{DSS}\left(۱ - \frac{V_{GS}}{V_P}\right)^۲ = ۱۶\left(۱ - \frac{-۰/۵ I_D}{-۴}\right)^۲$$

از حل معادله مذکور $I_D = ۴\, mA$ به دست می‌آید. جواب دیگر $۱۶\, mA$ قابل قبول نیست. (چرا؟)

$$g_m = ۲\left|\frac{I_{DSS}}{V_P}\right|\sqrt{I_D/I_{DSS}} = ۲ \times \frac{۱۶}{۴} \times \sqrt{۴/۱۶} = ۴\, mA/V$$

$$A_V = \frac{-g_m r_d R_D}{R_D + r_d} = \frac{-۴ \times ۱۰۰ \times ۲}{۲ + ۱۰۰} \cong -۷/۸۴$$

$$R_o = \frac{r_d R_D}{r_d + R_D} = \frac{۱۰۰ \times ۲}{۱۰۰ + ۲} \cong ۱/۹۶\, K\Omega$$

$$R_i = R_G = ۱\, M\Omega$$

■

تقویت‌کننده درین مشترک

مدار این تقویت‌کننده در شکل ۷-۱۰-الف نشان داده شده است. برای تجزیه و تحلیل این تقویت‌کننده مدار معادل سیگنال کوچک آن را در شکل ۷-۱۰-ب در نظر می‌گیریم.

محاسبه A_V: ابتدا با نوشتن معادله *KVL* در حلقه شامل R_S و r_d ولتاژ v_o را برحسب v_{gs} به دست می‌آوریم.

محاسبه R_o: برای محاسبه مقاومت خروجی، v_i را اتصال کوتاه کرده و از منبع ولتاژ فرضی v_o مطابق مدار شکل ۷-۱۱ استفاده می‌کنیم. با توجه به اتصال کوتاه شدن نقطه G به زمین، ولتاژ v_{gs} برابر $-v_o$ خواهد بود. بنابراین چنانچه $R_S \parallel r_d$ را با R_S' نمایش دهیم خواهیم داشت

$$i_o = \frac{v_o}{R_S'} - g_m v_{gs} = v_o \left(\frac{1}{R_S'} + g_m \right) \qquad (۲۷-۷)$$

$$R_o = \frac{v_o}{i_o} = \frac{R_S'}{1 + g_m R_S'} = \frac{1}{g_m} \parallel R_S' \qquad (۲۸-۷)$$

در صورتی که $R_S' \gg 1$ باشد، $R_o = 1/g_m$ خواهد شد.

محاسبه R_i: با توجه به شکل ۷-۱۰-ب مقاومت ورودی این تقویت‌کننده برابر R_G است. برای رسیدن به یک مقاومت ورودی بسیار بزرگ می‌توان مطابق شکل ۷-۱۲ از روش بوت‌استرپ استفاده نمود.در این مدار مقاومت R_{G_1} طبق قضیه میلر با مقدار $R_{G_1}' = R_{G_1}/(1-A_V)$ در ورودی ظاهر می‌شود. معمولاً مقاومت R_{G_1} خیلی بزرگتر از R_{G_2} انتخاب می‌شود و در این صورت مقاومت معادل سورس (R_S') حدوداً برابر $R_{G_2} \parallel R_S$ می‌شود.

مثال ۷-۴: در مدار شکل ۷-۱۲ با فرض $R_{G_2} = 20\ K\Omega$، $R_{G_1} = 10\ M\Omega$، $R_S = 1\ K\Omega$، $r_d = 100\ K\Omega$، $|V_P| = 4\ V$ و $I_{DSS} = 8\ mA$، بهره ولتاژ و مقاومت ورودی تقویت‌کننده را به دست آورید.

حل:

ابتدا محاسبات DC را انجام می‌دهیم. برای این محاسبات کلیه خازنها مدار باز هستند.

$$V_{GS} = -I_D R_S = -I_D$$

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_P} \right)^2 = 8 \left(1 - \frac{I_D}{4} \right)^2$$



شکل ۷-۱۱: مدار معادل سیگنال کوچک مناسب برای محاسبه R_o



شکل ۷-۱۳: شکل کلی یک تقویت‌کننده *JFET* با منابع سیگنال و مقاومتها در سرهای آن

پس از به دست آوردن v_{gs} از رابطه ۷-۲۹ و جایگزینی آن در رابطه ۷-۳۰ خواهیم داشت

$$v_d - R_D i_d = (\mu + 1) v_s - \mu v_g + \left[(\mu + 1) R_S + r_d \right] i_d \qquad (۳۱-۷)$$

رابطه ۷-۳۱ در حقیقت بیان معادله *KVL* در مدار شکل ۷-۱۴-ب است. این شکل به خوبی نحوه انعکاس مقاومتها و منابع سورس و گیت در مدار درین را نشان می‌دهد. با توجه به مطالب فوق می‌توان نتیجه گرفت که از دید درین منبع گیت (v_g) با ضریب (μ –) و منبع و مقاومت سورس با ضریب (۱ + μ) ظاهر می‌شوند.

انعکاس از دید سورس: با نوشتن معادلات *KVL* در حلقه‌های ۱ و ۲ در شکل ۷-۱۵-الف و ترکیب آنها می‌توان نوشت

$$v_s - i_s R_S = \frac{r_d + R_D}{\mu + 1} i_s + \frac{1}{\mu + 1} (\mu v_g + v_d) \qquad (۳۲-۷)$$



شکل ۷-۱۴: مدارهای معادل مربوط به انعکاس از دید درین

$$V_{GS} = V_{GG} - R_S I_D$$

$$= ۶ - (۲/۴ + ۰/۳)\, I_D = ۶ - ۲/۷\, I_D$$

$$I_D = ۱۲ \left(۱ - \frac{۶ - ۲/۷ I_D}{-۴} \right)^۲$$

جواب قابل قبول معادله فوق $I_D = ۲/۹۶\ mA$ است که به ازای آن $V_{GS} = -۲\ V$ خواهد شد.

$$g_m = \frac{۲ I_{DSS}}{|V_P|} \sqrt{I_D / I_{DSS}} = \frac{۲ \times ۱۲}{۴} \sqrt{۲/۹۶ / ۱۲} \cong ۲/۹۸\ mA/V$$

مدار معادل ac تقویت‌کننده از دید درین در شکل ۷-۱۷ آمده است. در این مدار داریم

$$R_G = R_{G_۱} \| R_{G_۲} = \frac{۱/۴ \times ۰/۶}{۱/۴ + ۰/۶} = ۰/۴۲\ M\Omega$$

$$v_g = \frac{v_s}{R_S + R_G} R_G = \frac{۴۲۰}{۱۰۰ + ۴۲۰} v_s = ۰/۸۱ v_s$$

$$R_L' = R_D \| R_L = \frac{۲/۷ \times ۲/۷}{۲/۷ + ۲/۷} = ۱/۳۵\ K\Omega$$

$$\mu = g_m r_d = ۲/۹۸ \times ۱۰۰ = ۲۹۸$$

$$v_o = \frac{-\mu v_g R_L'}{r_d + (\mu + ۱) R_{S_۱} + R_L'}$$

$$= \frac{-۲۹۸ \times ۰/۸۱ \times ۱/۳۵}{۱۰۰ + ۲۹۹ \times ۰/۳ + ۱/۳۵} v_s = -۱/۷\, v_s$$

$$A_{v_s} = \frac{v_o}{v_s} = -۱/۷$$



شکل ۷-۱۷: مدار معادل سیگنال کوچک تقویت‌کننده شکل ۷-۱۶



الف) منبع جریان با *NJFET* ب) منبع جریان با *PJFET*

شکل ۷-۱۸: مدارهای منبع جریان با *JFET*

جریان ساخته شده با *JFET*های کانال N و P نشان داده شده است. در این شکلها سر آزاد منبع جریان می‌تواند به هر مدار دلخواه متصل شود. به عبارت دیگر ولتاژ سر آزاد منبع جریان لازم نیست مقدار معینی باشد، بلکه تنها کافی است این ولتاژ در محدوده‌ای تغییر کند که *JFET* از ناحیه‌اشباع خارج نشود. در صورتی که بخواهیم منبع جریان برابر I_{DSS} شود، کافیست مقدار R_S را صفر انتخاب نماییم ($V_{GS} = ۰$).

در شکل ۷-۱۸-الف سر پایینی را می‌توان به جای زمین به منبع ($-V_{DD}$) متصل نمود. در این صورت سر آزاد می‌تواند از طریق مقاومت به زمین وصل شود. همچنین در شکل ۷-۱۸-ب چنانچه منبع (V_{DD}) حذف و سر بالایی به زمین متصل شود، ضرورتاً سر آزاد باید به نحوی به ولتاژ منفی مناسب متصل شود. پارامتر مورد توجه در این مدارها، مقاومت منبع جریان است که در هر دو مدار فوق از دید سیگنال این مقاومت شامل ترکیب سری r_d و R_S ($\mu+۱$) بوده و بنابراین مقدار آن به اندازه کافی بزرگ است.

مثال ۷-۶: در تقویت‌کننده شکل ۷-۱۰ به جای R_S از منبع جریان مناسب استفاده کرده و نشان دهید A_V به نحو قابل ملاحظه‌ای به ۱ نزدیک می‌شود. مقدار A_V را با فرض $V_{DD} = ۱۵\,V$، $V_P = -۴\,V$، $I_{DSS} = ۱۶\,mA$ و $r_d = ۱۰۰\,K\Omega$ محاسبه نمایید.

حل:

در شکل ۷-۱۹ مدار مورد نظر با یک منبع جریان به جای مقاومت R_S رسم شده است. فرض کنید با توجه به $V_P = -۴\,V$ مدار را به گونه‌ای طراحی نماییم که $V_{GS_۱} = -۲\,V$ شود. در این صورت جریان $I_{D_۱}$ که همان جریان منبع ($I_{D_۲}$) نیز خواهد بود قابل محاسبه است.

$$I_{D_۱} = ۱۶\left(۱ - \frac{-۲}{-۴}\right)^۲ = ۴\,mA$$

$$I_{D_۲} = ۱۶\left(۱ - \frac{-۴R}{-۴}\right)^۲ = ۴ \Rightarrow R = ۰/۵\,K\Omega$$



شکل ۷-۲۰: *JFET* به عنوان کلید

انجام می‌دهد. در این مدار، ورودی در لحظه t_0 از مقدار V_P به صفر ولت تغییر می‌یابد. به دنبال این تغییر، *JFET* از حالت قطع ($I_D = 0$) به حالت تریود ($I_D < I_{DSS}$) رفته و ولتاژ خروجی v_O نیز از V_{DD} به یک مقدار نزدیک به صفر می‌رسد.

در این کاربرد توجه به این نکته حائز اهمیت است که نقاط کار کلید باید یکی در ناحیه قطع (Q_1) و دیگری در ناحیه تریود (Q_2) باشد (شکل ۷-۲۱). با نوشتن معادله *KVL* در حلقه خروجی، خط بار در دستگاه مختصات کلی به صورت زیر است:

$$i_D = -\frac{1}{R_D} v_{DS} + \frac{V_{DD}}{R_D}$$

چنانچه R_D به گونه‌ای انتخاب شود که Q_2 به ناحیه اشباع برود ولتاژ V_1 بزرگ شده و در حالت بسته شدن کلید ($v_O = V_1$)، وضعیت ترانزیستور تشابه خود با یک کلید ایده‌آل را تا حدی از دست



شکل ۷-۲۱: نقاط کار مناسب در یک *JFET* به عنوان کلید

$v_O = \frac{r_{DS}}{r_{DS}+R_1} v_I$ و r_{DS} تابع V_G است. در شکل ۷-۲۳-ب تغییر r_{DS} با V_G باعث ایجاد یک تغییر فاز کنترل شده با ولتاژ بین v_O و v_I می‌شود. شکل ۷-۲۳-ج یک مدار **کنترل خودکار بهره** *(AGC)*[1] است. در این مدار *JFET* نقش کنترل بهره ولتاژ طبقه اول (ترانزیستور Q_1) را به عهده دارد و با افزایش سطح سیگنال خروجی مقاومت r_{DS} آن افزایش یافته و در نتیجه مقاومت مؤثر امیتر Q_1 را بالا می‌برد. این امر باعث کاهش بهره تقویت‌کننده می‌شود. ولتاژ کنترل گیت *JFET* توسط یک مدار یکسوساز و صافی از ولتاژ خروجی v_O تأمین می‌شود.

۷-۶ ساختمان *MOSFET*

این نوع *FET* دارای مقاومت ورودی بسیار زیادی (تا حدود $10^{14}\Omega$) است و به علت فضای کمی که روی مدار مجتمع اشغال می‌کند در طراحی مدارهای مجتمع دیجیتال کاربرد وسیعی دارد. مزیت مهم دیگر این نوع *FET* آن است که می‌توان مدارهای مجتمع *VLSI* را تماماً بر مبنای *MOSFET* طراحی نمود. به عبارت دیگر از *MOS* می‌توان به عنوان مقاومت بار نیز بهره جست.

در شکل ۷-۲۴-الف ساختمان واقعی یک *MOS* نمونه نشان داده شده است. در این شکل دو ناحیه N^+ نفوذ داده شده در پایه نوع *P* یکی درین و دیگری سورس است. بین این دو ناحیه، یک لایه نازک نوع *N*، کانال را تشکیل می‌دهد. کانال توسط یک لایه عایق (اکسید سیلیکن) از گیت جدا شده است. به همین دلیل *MOSFET* را همچنین *IGFET*[2] نیز نامیده‌اند. در زیر قسمت پایه یک پوشش فلزی است که معمولاً به زمین متصل می‌شود.

MOS نشان داده شده در شکل ۷-۲۴ دارای کانال نوع *N* است و از این نظر به آن *NMOS* گفته می‌شود. در *PMOS*، کانال، سورس و درین از بلور نوع *P* بوده و پایه نوع *N* است. از طرف دیگر *MOSFET* نشان داده شده در شکل ۷-۲۴ راکه در آن کانال به صورت یک لایه نوع *N* ساخته شده، *MOSFET* نوع تهی یا *DE* می‌نامند. نوع دیگر *MOSFET* که ساختمان آن بسیار شبیه شکل ۷-۲۴ بوده و تنها فاقد ناحیه کانال به صورت یک لایه *N* از قبل ایجاد شده می‌باشد، *MOSFET* نوع ارتقایی یا نوع *E* نام دارد. در این نوع *MOSFET*، ناحیه کانال در حین کار و با دور شدن حفره‌های این ناحیه تحت تأثیر ولتاژ مثبت گیت ایجاد می‌شود.

در شکل ۷-۲۵ علائم به کار رفته برای *NMOS* در مدارهای الکترونیکی نشان داده شده است. در این کتاب از علامت شکل ۷-۲۵-الف برای هر دو نوع *NMOS* استفاده می‌کنیم و نوع تهی یا ارتقایی بودن آن را از روی یکی از پارامترهای داده شده تشخیص می‌دهیم (بعداً توضیح داده خواهد شد).

---

1. Automatic Gain Control *2. Insulated Gate Field Effect Transistor*



شکل ۷-۲۵: علائم *NMOS* در مدارهای الکترونیکی

MOSFET نوع تهی

در شکل ۷-۲۶-الف نحوه اتصال سرهای یک *NMOS* نوع تهی به ولتاژهای مناسب نشان داده شده است. حرکت الکترونها از سورس به درین تحت تأثیر ولتاژ مثبت V_{DS} صورت می‌گیرد. چنانچه گیت به ولتاژ منفی وصل شود، پوشش فلزی، لایه اکسید و کانال نوع N به صورت یک خازن عمل نموده و لایه اکسید قطبی می‌شود. به عبارت دیگر در قسمت بالای لایه اکسید بارهای مثبت و در سطح پایین آن بارهای منفی تجمع خواهند نمود. بارهای منفی اطراف ناحیه کانال، باعث راندن الکترونهای این ناحیه و ایجاد ناحیه تهی در قسمت بالای کانال می‌شود. هر چه ولتاژ منفی گیت بیشتر شود عرض مفید کانال نیز بیشتر کاهش می‌یابد. شایان ذکر است که این کاهش در طرف درین بیشتر است زیرا در این حوالی ولتاژ گیت ـ کانال منفی‌تر است. بنابراین ملاحظه می‌شود که برای ولتاژهای منفی گیت، *NMOS* همانند یک *JFET* کانال N عمل می‌کند.

بر روی مشخصه شکل ۷-۲۶-ب دو بخش مجزا دیده می‌شود. در قسمت پایین، *NMOS* در حالت تهی عمل می‌کند، اما در قسمت بالا که شامل ولتاژهای مثبت گیت است، نه تنها ناحیه تهی بالای کانال وجود ندارد بلکه مقداری از الکترونهای آزاد قسمت P (حاملهای اقلیت) نیز به طرف کانال کشیده شده و باعث ارتقاء میزان حاملهای اکثریت در کانال می‌شود. به عبارت دیگر در این وضعیت *NMOS* در حالت ارتقایی کار می‌کند. هر چه ولتاژ مثبت گیت بیشتر شود جریان کانال نیز افزایش می‌یابد. معمولاً از *MOS* نوع تهی در حالت ارتقایی استفاده نمی‌شود.

در حالت تهی، چنانچه ولتاژ منفی گیت ـ سورس (V_{GS}) برابر ولتاژ فشردگی V_P شود ناحیه تهی سراسر کانال را در برگرفته و عرض مؤثر کانال در همه نقاط به صفر می‌رسد (مشابه *JFET*). در شکل ۷-۲۶-ب، $V_P = -4\ V$ است و بر روی مشخصه مکان فشردگی با خط چین رسم شده است. قسمت سمت راست این مکان ناحیه اشباع و قسمت سمت چپ آن ناحیه تریود است. در ناحیه اشباع $V_{GD} < -|V_P|$ و برای ناحیه تریود $V_{GD} > -|V_P|$ خواهد بود. استدلال این

ولتاژ فشردگی V_P برای $NMOS$ نوع تهی منفی و برای $PMOS$ نوع تهی مثبت است. منحنی مشخصه انتقالی یک $NMOS$ نوع تهی نمونه در شکل ۷-۲۷ ارائه شده است. قسمت راست منحنی مربوط به حالت ارتقایی است. برای $PMOS$ نوع تهی، مشخصه مشابه $NMOS$ است، با این تفاوت که به جای V_{DS} و V_{GS}، باید V_{SD} و V_{SG} را جایگزین نمود.

مثال ۷-۷: برای هر یک از مدارهای شکل ۷-۲۸ با فرض $|V_P| = ۴\,V$ و $I_{DSS} = ۳\,mA$ ناحیه کار MOS نوع تهی را تعیین نمایید.

حل:

الف) $V_{GS} = ۰ > -|V_P| = -۴\,V \quad , \quad V_{GD} = -۵\,V < -|V_P| = -۴\,V$

پس این $NMOS$ در حالت تهی و در ناحیه اشباع کار می‌کند.

ب) $V_{GS} = ۰ - (-۳) = ۳ > -۴\,V \quad , \quad V_{GD} = -۵ < -۴\,V$



شکل ۷-۲۷: مشخصه انتقالی یک $NMOS$ نوع تهی

شکل ۷-۲۸: مدارهای مثال ۷-۷



الف) چگونگی ایجاد کانال N و ناحیه تهی



ب) مشخصه‌های خروجی

شکل ۷-۲۹: طرز کار و مشخصه‌های *NMOS* نوع ارتقایی

در شکل منحنی مکان فشردگی ($V_{GD} = V_T$) با خط چین رسم شده است. قسمت سمت راست این مکان ناحیه اشباع و قسمت سمت چپ آن ناحیه تریود نامیده می‌شود.

معادله جریان I_D در نواحی اشباع و تریود به ترتیب به صورت زیر است:

$$I_D = \frac{k}{۲}(V_{GS} - V_T)^۲ \qquad (۳۴-۷)$$

$$I_D = k\left[(V_{GS} - V_T)V_{DS} - \frac{۱}{۲}V_{DS}^۲\right] \qquad (۳۵-۷)$$



(الف) (ب)

شکل۷-۳۰: مدارهای بایاس *NMOS* نوع ارتقایی

استفاده نمود. عیب مدار ۷-۳۰-الف آن است که با تغییر V_T نقطه کار تغییر قابل توجهی خواهد نمود. در حالی که در مدار ۷-۳۰-ب وجود مقاومت R_S باعث می‌شود که شیب خط بار کاهش یافته و در نتیجه تغییرات نقطه کار محدودتر شود. در شکل ۷-۳۱ مشخصه انتقالی (V_{GS}, I_D) بر اساس رابطه ۷-۳۴ به ازای دو مقدار متفاوت برای V_T رسم شده است. خط بارهای دو مدار شکل ۷-۳۰ بر روی این مشخصه رسم شده است. ملاحظه می‌شود که تغییرات نقطه کار به ازای تغییر V_T مدار ۷-۳۰-ب محدودتر است. در بعضی از طرحها به جای اتصال مقاومت R_1 به V_{DD} آن را به سر D وصل می‌کنند. در این حالت R_1 نقش تثبیت جریان I_D را نیز به‌عهده خواهد داشت و می‌توان مقاومت R_S را حذف نمود.

برای بایاس *PMOS* نوع ارتقایی کافی است به جای V_{DD} از منبع ولتاژ $-V_{DD}$ استفاده شود و غیر از این تغییر دیگری در مدار بایاس ضرورت ندارد.



شکل۷-۳۱: مشخصه انتقالی (V_{GS}, I_D) به ازای تغییر V_T



الف) بار مقاومتی ب) بار فعال از نوع ارتقایی در ناحیه اشباع ج) بار فعال از نوع ارتقایی در ناحیه تریود

شکل ۷-۳۲: معکوس‌کننده با *MOSFET*

طرز کار این مدار همانند مدار مشابه‌اش با ترانزیستور است. در این مدار به ازای $v_I \leq V_T$، $v_O = V_{DD}$ است و با افزایش v_I از مقدار V_T، ترانزیستور MOS ابتدا به ناحیه اشباع رفته و نهایتاً وارد ناحیه تریود می‌شود. اشکال این مدار آن است که پیاده‌کردن مقاومت R_L بر روی مدار مجتمع، بیش از ۲۰ برابر عنصر فعال Q سطح را اشغال می‌کند. در این صورت استفاده از این مدار امتیاز چگالی سطحی بالای MOS راکاملاً خنثی می‌نماید. از این رو در مدارهای مجتمع به جای R_L از یک بار فعال همانند مدارهای شکل ۷-۳۲-ب و ج استفاده می‌کنند. در شکل ۷-۳۲-ب بار فعال یک ترانزیستور MOS نوع ارتقایی در ناحیه اشباع است. در حالی که ترانزیستور Q_2 در مدار شکل ۷-۳۲-ج که نقش بار فعال در این مدار را ایفا می‌کند در ناحیه تریود بایاس شده است. ترکیباتی از این قبیل امکان طراحی مدارهای تماماً MOS را فراهم می‌سازند.

اکنون مدار شکل ۷-۳۲-ب را در نظر بگیرید. برای نشان دادن جزییات بیشتر، این مدار مجدداً در شکل ۷-۳۳-الف رسم شده است. در این مدار Q_2 به جای مقاومت بار R_L عمل می‌کند، با این



شکل ۷-۳۳: معکوس‌کننده MOS نوع ارتقایی با بار فعال نوع ارتقایی در ناحیه اشباع

مشخصه انتقالی: به ازای هر مقدار $v_{GS_1} = v_I$ در شکل ۷-۳۴-ب از روی منحنی بار A یک مقدار برای $v_{DS_1} = v_O$ به دست می‌آید. منحنی تغییرات v_O برحسب v_I در شکل ۷-۳۵ رسم شده است. مشخصه‌های A و B این شکل به ترتیب مربوط به منحنی‌های بار A و B شکل ۷-۳۴-ب است. مشاهده می‌کنیم که در مشخصه A، برای $v_I = ۰$، ولتاژ خروجی $v_O = V_{DD} - V_T$ است و به ازای $v_I = V_{DD}$، خروجی برابر V_{ON} خواهد بود. مقدار V_{ON} برای مشخصه A حدوداً ۱٫۴ ولت است، در حالی که برای مشخصه B این ولتاژ در حدود ۰٫۲ ولت می‌باشد. به عنوان یک معکوس‌کننده، مشخصه B مطلوبتر است. وضعیت B مربوط به یک MOS با k خیلی کوچک است. باتوجه به اینکه k متناسب با W/L است که به ترتیب L و W طول و عرض کانال هستند؛ از این رو برای k کوچک لازم است نسبت W/L نیز کوچک باشد. بنابراین در ساخت معکوس‌کننده شکل ۷-۳۲-ب باید Q_2 را با L خیلی بزرگتر و W کوچکتر نسبت به Q_1 طراحی نمود. در جدول موجود در شکل ۷-۳۵، $V_{DD} - V_T$ برابر یک منطقی و V_{ON} برابر صفر منطقی در نظر گرفته شده‌اند.

چنانچه بخواهیم از مدار شکل ۷-۳۲-ب به عنوان تقویت‌کننده استفاده کنیم، وضعیت A به دلیل داشتن ناحیه خطی وسیعتر دامنه تغییرات خطی بزرگتری را برای v_I تأمین می‌نماید. البته در این کاربرد لازم است نقطه کار مناسبی را برای Q_1 انتخاب نمود.

بار غیر اشباع: در مدار شکل ۷-۳۲-ج وضعیت بایاس گیت Q_2 طوری است که آن را در ناحیه تریود قرار می‌دهد ($v_{GD} > V_T$). در این حالت منحنی مشخصه Q_2 با توجه به معادله

$$v_{DS_2} - v_{GS_2} = V_{DD} - V_{GG} \qquad (۳۷-۷)$$

در صفحه مختصات (v_{DS_2}, i_{D_2}) رسم می‌شود. سپس منحنی بار به همان روشی که در مورد بار در

v_I	v_O
۰	$V_{DD} - V_T$
V_{DD}	V_{ON}



شکل ۷-۳۵: مشخصه انتقالی یک معکوس‌کننده $NMOS$ نوع ارتقایی با بار اشباع



الف) منحنی‌های بار در صفحه مختصات مشخصه خروجی Q_1 ب) منحنی‌های مشخصه انتقالی

شکل ۷-۳۷: منحنی بار و مشخصه انتقالی معکوس‌کننده شکل ۷-۳۶

معکوس‌کننده *CMOS*[1]

در شکل ۷-۳۸-الف مدار یک معکوس‌کننده *CMOS* نشان داده شده است. این مدار از یک *NMOS* نوع ارتقایی (Q_1) و یک بار *PMOS* نوع ارتقایی (Q_2) تشکیل شده است. گیت هر دو *MOSFET* به هم متصل شده و ورودی v_I به آن داده می‌شود. همچنین Q_1 و Q_2 با اتصال درین آنها به یکدیگر با هم سری شده‌اند و خروجی v_O از درین مشترک D گرفته می‌شود.

ولتاژ ورودی بین $v_I = ۰\,V$ تا $v_I = V_{DD}$ تغییر می‌کند. به ازای $v_I = ۰\,V$، Q_1 قطع و $i_{D_1} = ۰$ است. در این حالت $v_{GS_2} = -V_{DD}$ است. اما با توجه به $i_{D_2} = i_{D_1} = ۰$، Q_2 در نقطه $i_{D_2} = ۰$ از



ب) مشخصه انتقالی معکوس‌کننده الف) مدار معکوس‌کننده

شکل ۷-۳۸: معکوس‌کننده *CMOS*

1. *Complementary MOS*

$|V_P| - < v_{GD}$ است در حالی که در ناحیه اشباع $|V_P| - > v_{GD}$ می‌باشد.

- در مورد $PJFET$ برای به دست آوردن شرایط فوق‌الذکر کافی است شکل روابط را حفظ نموده و تنها به جای v_{GS} و v_{GD}، به ترتیب v_{SG} و v_{DG} را جایگزین نماییم.
- برای $JFET$ در ناحیه اشباع، جریان درین را می‌توان برحسب ولتاژ v_{GS} به صورت زیر بیان نمود. لازم به ذکر است که رابطه زیر برای مقادیر DC جریان و ولتاژ نیز برقرار است:

$$i_D = I_{DSS}\left(1 - \frac{v_{GS}}{V_P}\right)^2$$

که در آن I_{DSS} جریان اشباع درین ـ سورس است که به ازای $V_{GS} = 0$ حاصل می‌شود.

- معادله سیگنال کوچک در $JFET$ به صورت زیر است:

$$i_d = g_m v_{gs} + (1/r_d) v_{ds}$$

که بر اساس آن می‌توان مدل سیگنال کوچک را مطابق شکل ۷-۸ به دست آورد.

- مقدار پارامتر g_m تابع مختصات نقطه کار است و از رابطه زیر به دست می‌آید:

$$g_m = 2\left|\frac{I_{DSS}}{V_P}\right|\sqrt{I_D/I_{DSS}}$$

- نتیجه انعکاس منابع و مقاومتهای سرهای مختلف $JFET$ را می‌توان به صورت زیر بیان نمود:
  - از دید درین، منبع گیت (v_g) با ضریب $-\mu$ و منبع و مقاومت سورس با ضریب $(1 + \mu)$ ظاهر می‌شوند.
  - از دید سورس، منبع گیت (v_g) با ضریب $\mu/(1 + \mu)$ و منبع و مقاومت درین با ضریب $1/(1 + \mu)$ ظاهر می‌شوند.
- از $JFET$ می‌توان در طبقات ورودی تقویت‌کننده‌ها و در طراحی منبع جریان، مدار کلید و نیز به عنوان مقاومت کنترل شده با ولتاژ استفاده نمود.

- MOS به لحاظ ساختمان و طرز کار بر دو نوع است: MOS نوع تهی (DE) و MOS نوع ارتقایی (E). در نوع تهی ناحیه کانال در هنگام ساختن آن پیش بینی و ایجاد شده است؛ در حالی که در نوع ارتقایی این ناحیه پس از بایاس نمودن MOS ایجاد می‌شود
- MOS نوع تهی، به ازای بعضی مقادیر V_{GS} (مثبت برای $NMOS$ و منفی برای $PMOS$) در حالت ارتقایی کار می‌کند. این وضعیت در کاربردهای MOS به ندرت مورد استفاده قرار می‌گیرد.
- برای MOS نوع تهی، مشخصه، نحوه بایاس، روابط جریان و ولتاژ و شرایط کار در ناحیه اشباع یا تریود مشابه $JFET$ خواهد بود.
- در MOS نوع ارتقایی به ازای یک ولتاژ $|V_{GS}|$ حداقل، ناحیه کانال ایجاد شده و جریان درین

۵. در مدارهای شکل م-۵ مقادیر ولتاژها و جریانهای نشان داده شده را به دست آورید. برای کلیه $JFET$ها $I_{DSS} = ۴\,mA$ و $|V_P| = ۲V$ است.



شکل م-۵

۶. در یک مدار سورس فالوئر به صورت شکل م-۶ به جای مقاومت R_S می‌توان از یک $JFET$ دیگر (مشابه اولی) استفاده نمود. گیت و سورس این $JFET$ به $-V_{DD}$ وصل شده و درین آن به سورس $JFET$ اول متصل می‌شود. V_S مدار سورس فالوئر چقدر است؟ مقاومت خروجی سورس فالوئر را به دست آورید. با توجه به مقدار ولتاژ DC در سورس آیا در این حالت $C_۲$ مورد نیاز است؟



شکل م-۶



شکل م-۱۱

۱۲. در تقویت‌کننده شکل م-۱۲ می‌خواهیم $A_V \geq ۰٫۹۷$ باشد و برای خروجی یک نوسان متقارن با دامنه ۴ ولت حول صفر ممکن باشد. همه مقادیر مجهول را محاسبه کنید. با فرض $I_{DSS} \cong ۷٫۶\,mA$، $V_P \cong -۲٫۷\,V$، $r_d \cong ۱۰۰\,K\Omega$، $h_{fe} = ۱۰۰$ و $h_{oe}^{-۱} = ۱۰۰\,K\Omega$، اگر در این طرح مقاومت R_L مستقیماً به S وصل شود چه می‌شود؟



شکل م-۱۲

۱۳. در مدار شکل م-۱۳ همه $JFET$ها مشابه و برای آنها $I_{DSS} = ۴\,mA$ و $V_P = -۲\,V$ است.

الف) ولتاژهای DC نقاط $D_۱$، $D_۲$ و $D_۳$ را به دست آورید.

ب) در صورتی که یک سیگنال کوچک با کوپلاژ خازنی بین $G_۱$ و $G_۲$ اِعمال شده و خروجی از بین نقاط $D_۱$ و $D_۲$ گرفته شود بهره ولتاژ چقدر خواهد بود؟

راهنمایی: $Q_۳$ به صورت منبع جریان ثابت عمل می‌کند. از دید سیگنال به جای آن مقاومت r_d را جایگزین نمایید.

۱۵. برای همه $JFET$های مدار شکل م-۱۵، $I_{DSS} = ۴\,mA$ و $|V_P| = ۲\,V$ است. برای این مدار، A_{V_s}، R_i و R_o را محاسبه نمایید.



شکل م-۱۵

۱۶. یک سورس فالوئر مکمل از به هم بستن یک $JFET$ کانال N و یک $JFET$ کانال P مطابق شکل م-۱۶ حاصل می‌شود ($JFET$ها مشابه هستند). به ازای $v_I = ۰$ چه جریان ثابتی از $JFET$ها عبور می‌کند؟ مقاومت خروجی سورس فالوئر چقدر است؟



شکل م-۱۶

۱۷. یک ترانزیستور $NMOS$ نوع تهی با $V_P = -۱\,V$ و $I_{DSS} = ۱\,mA$ در $V_{GS} = ۱\,V$ کار می‌کند. حداقل مقدار V_{DS}، برای اینکه این ترانزیستور در ناحیه اشباع کار کند چقدر است؟ مقدار I_D چقدر می‌شود؟

۱۸. یک ترانزیستور $PMOS$ نوع تهی با $V_P = ۲\,V$ و $I_{DSS} = ۸\,mA$ در $V_{GS} = -۱\,V$ کار می‌کند. حداقل مقدار V_{DS}، برای اینکه ترانزیستور در ناحیه اشباع کار کند چقدر است؟ مقدار I_D چقدر می‌شود؟



شکل م-۲۵

مقاومت در دسترس $10\ M\Omega$ است. در صورتی که در اثر تغییر فرآیند ساخت مقدار V_T به $1{,}5\ V$ کاهش یابد، جریان I_D چه مقدار خواهد شد؟ در صورتی که به جای Q_2 از یک مقاومت $(R_S = 1\ K\Omega)$ استفاده می‌کردیم جریان I_D هنگامی که V_T ترانزیستور Q_1 از ۲ به ۱٫۵ ولت تغییر می‌کرد چه مقدار می‌شد؟

۲۶. در مدار شکل م-۲۶ در حالتهای زیر V_O را محاسبه نمایید.

الف) $k_1 = k_2$ و $V_{T_1} = V_{T_2}$

ب) $k_1 = k_2/4$ و $V_{T_1} = V_{T_2}$

ج) $k_1 = k_2$ و $V_{T_1} = 4V_{T_2}$



شکل م-۲۶

۲۷. در مدار شکل م-۲۷ همه MOSها مشابه‌اند. ولتاژ V_O چند ولت است؟



شکل م-۲۷

۲۸. در مدار شکل م-۲۸ بافرض $V_{T_1} = V_{T_2} = V_{T_3}$، $k_1 = k_2 = k_3/2$ و $I_1 = 1\ mA$ مقادیر I_2 و I_3 را محاسبه نمایید.



شکل م-۲۸

RUFER

۳۲. در مدار شکل م-۳۲، با فرض $V_{T_1} = V_{T_2} = ۲\,V$، $k_1 = ۴\,mA/V^۲$، $k_۲ = ۰/۵\,mA/V^۲$ و بزرگ بودن خازنها، ولتاژ DC خروجی، A_V و R_i را محاسبه نمایید. برای $C = ۰$ مقاومت ورودی مدار چقدر است؟



شکل م-۳۲

تقویت‌کننده چندطبقه	*Multistage Amplifier*
تنظیم بار	*Load Regulation*
تنظیم‌کننده	*Regulator*
ثابت انتشار	*Diffusion Constant*

ج چ

جریان اشباع معکوس	*Reverse Saturation Current*
جریان انتشاری (نفوذی)	*Diffusion Current*
جریان هدایتی	*Conduction Current*
چگالی	*Density*
چگالی خالص ـ ذاتی	*Intrinsic Density*

ح خ

حالت تهی	*Depletion Mode*
حالت فعال معکوس	*Inverted Active or Reverse Mode*
حاملهای اقلیت	*Minority Carriers*
حاملهای اقلیت اضافی	*Excess Minority Carriers*
حاملهای اکثریت	*Majority Carriers*
حداکثر ولتاژ معکوس	*Peak Inverse Voltage*
حفره	*Hole*
خازن کنارگذر	*Bypass Capacitance*
خط بار	*Load Line*
خط بار دینامیکی	*Dynamic Load Line*
خط بار DC	*DC Load Line*
خودبایاس	*Self Bias*
خورش	*Etching*

د

دارلینگتون	*Darlington*
درین	*Drain*
درین مشترک	*Common Drain*
دوقطبی الکتریکی	*Electrical Dipole*
دیود پیوندی	*Junction Diode*
دیود تونلی	*Tunnel Diode*
دیود زنر	*Zener Diode*
دیود نورانی	*Light Emitting Diode (LED)*
دیود نوری	*Photo Diode*

ر ز

رانش حرارتی	*Thermal Runaway*
رسانایی	*Conductivity*
رشد رونشستی	*Epitaxial Growth*
ریپل	*Ripple*
زمان بازیابی معکوس	*Reverse Recovery Time*
زمان تأخیر	*Delay Time*
زمان ذخیره	*Storage Time*
زمان صعود	*Rise Time*
زمان گذار	*Transition Time*
زمان نزول	*Fall Time*
زمانهای قطع و وصل	*Switching Times*

س ش

سنسیستور	*Sensistor*
سورس	*Source*
سورس مشترک	*Common Source*
سیکل	*Cycle*
سیگنال بزرگ	*Large Signal*
سیگنال کوچک	*Small Signal*
شاکلی	*Shockley*
شبکه بلور	*Crystal Lattice*
شکست	*Break - Down*
شکست زنر	*Zener Break - Down*

ص ض ع

صافی	*Filter*
ضرب بهمنی	*Avalanche Multiplication*
ضریب انتقال بیس	*Base Transport Factor*
ضرایب پایداری	*Stability Factors*
ظرفیت	*Valance*
عایق	*Insulator*

ف ق

فرکانس رادیویی	*Radio Frequency*
فشردگی	*Pinch off*
فن‌آوری صفحه‌ای	*Plannar Technology*
قابلیت تحرک	*Mobility*

RLHR

واژه‌نامه انگلیسی به فارسی

A

Acceptor پذیرنده

Active Load Inverter معکوس‌کننده با بار فعال

Active Region ناحیه فعال

Alloy Junction پیوند آلیاژی

Alloy-Diffused آلیاژی ـ نفوذی

Automatic Gain Control (AGC) کنترل خودکار بهره

Avalanche Multiplication ضرب بهمنی

B

Base بیس

Base Transport Factor ضریب انتقال بیس

Base Width Modulation مدولاسیون عرض بیس

Biasing بایاس کردن

Bipolar Junction Transistor ترانزیستور پیوندی دوقطبی

Bond نوار

Bootstrap بوت استرپ

Break - Down شکست

Break-Down Voltage ولتاژ شکست

Bridge Rectifier یکسوکننده پل

Buffer بافر

Bypass بایپاس

Bypass Capacitance خازن کنارگذر

C

Channel کانال

Clamp کلمپ

Clipping Circuit مدار برش

Collector کلکتور

Common Base بیس مشترک

Common Drain درین مشترک

Common Source سورس مشترک

Complementary MOS معکوس‌کننده CMOS

Conduction Current جریان هدایتی

Conductivity رسانایی

Conductor هادی

Contact Potential اختلاف پتانسیل تماس

Convertor مبدل

Coupling کوپلاژ

Crystal بلور

Crystal Lattice شبکه بلور

Switching Times	زمانهای قطع و وصل
Thermal Runaway	رانش حرارتی
Thermistor	ترمیستور
Threshold Voltage	ولتاژ آستانه
Transducer	مبدل
Transition Time	زمان گذار
Triode	تریود
Tunnel Diode	دیود تونلی

U V Z

Unipolor Junction Transistor	ترانزیستور پیوندی تک قطبی
Valance	ظرفیت
Varactor	ورکتور
Zener Break - Down	شکست زنر
Zener Diode	دیود زنر

Photo Diode	دیود نوری
Piece-Wise Linear Model	مدل خطی پاره‌ای
Pinch off	فشردگی
Pinch off Voltage	ولتاژ فشردگی
Plannar Technology	فن‌آوری صفحه‌ای
Poisson's Equation	معادله پواسون
Polarized	قطبی
Power Derating Curve	منحنی کاهش توان

Q R

Quiescent Point	نقطه کار
Radio Frequency	فرکانس رادیویی
Random	تصادفی
Reach Through	از میان رسیدن
Recombination	ترکیب مجدد
Rectifier	یکسوکننده
Regulator	تنظیم‌کننده
Load Regulation	تنظیم بار
Reverse	معکوس
Reverse Recovery Time	زمان بازیابی معکوس
Reverse Saturation Current	جریان اشباع معکوس
Ripple	ریپل
Rise Time	زمان صعود

S T

Saturation Region	ناحیه اشباع
Self Bias	خودبایاس
Semiconductor	نیمه‌هادی
Sensistor	سنسیستور
Shell	پوسته
Shockley	شاکلی
Small Signal	سیگنال کوچک
Source	سورس
Space Charge Region	ناحیه بار فضایی
Stability Factors	ضرایب پایداری
Storage Time	زمان ذخیره
Substrate	پایه
Switch	کلید

RuEB

۱۳. الف) در ۸۰ ولت هیچکدام نمی‌شکنند.

برای $V_I = ۸۰\ V$ ، $V_{Z_۱} = ۷۹/۹۶۶\ V$ ، $V_{Z_۲} = ۳۴\ mV$ ، $I_{Z_۱} = I_{Z_۲} = ۱\ \mu A$

برای $V_I = ۱۲۰\ V$ ، $V_{Z_۱} = ۱۰۰\ V$ ، $V_{Z_۲} = ۲۰\ V$ ، $I_{Z_۱} = I_{Z_۲} = ۲\ \mu A$

ب) برای $V_I = ۸۰\ V$ ، $V_{Z_۱} = ۴۴\ V$ ، $V_{Z_۲} = ۳۶\ V$ ، $I_{Z_۱} = ۱\ \mu A$ ، $I_{Z_۲} = ۲\ \mu A$

برای $V_I = ۱۲۰\ V$ ، $V_{Z_۱} = ۶۴\ V$ ، $V_{Z_۲} = ۵۶\ V$ ، $I_{Z_۱} = ۱\ \mu A$ ، $I_{Z_۲} = ۲\ \mu A$

۱۵. الف) $I = ۲۹/۸\ mA$ ب) $I = ۱۰\ \mu A$

۱۷. الف) $I_S = ۷/۱\ nA$ ب) $I_D = ۳۴\ mA$ ج) $\Delta V \cong ۰/۱۲\ V$

۱۹. $V_{D_۱} = V_{D_۲} = -۳۶\ mV$ ، $V_{D_۲} = V_{D_۳} = -۱۹/۹۶۴\ V$ ، $I_{D_۱} = I_{D_۲} = ۱۵\ nA$ ،

$I_{D_۳} = ۱۰\ nA$ ، $I_{D_۴} = ۲۰\ nA$

۲۱. الف) $V_{D_۱} \cong -۴/۹۶۴\ V$ ، $V_{D_۲} \cong ۳۶\ mV$ ب) $I = ۲۹/۲\ \mu A$ ج) $I = ۲۵/۶\ mA$

فصل سوم

۱. $V_۱ = ۲\ V$ ، $V_۲ = ۰\ V$ ، $I_۳ = ۰\ A$ ، $I_۴ = ۱\ mA$ ، $V_۴ = ۰\ V$ ، $I_۵ = ۰/۱۲۵\ mA$ ، $V_۵ = ۰\ V$

۳. الف) $V_O = ۸/۳۷\ V$ ب) $V_O = ۸/۳۷\ V$ ج) $V_O = ۳/۸۷\ V$ د) $V_O \cong ۴/۰۷\ V$

۵.



۷. الف)



ب)



۹.



۱۱. برای $R = ۱۰\ K\Omega$ ، $I_{D_۱} = ۹/۹۶\ mA$ ، $I_{D_۲} = ۵\ mA$ (D_2 قطع است)

برای $R = ۱\ K\Omega$ ، $I_{D_۱} = ۵۳/۷۵\ mA$ ، $I_{D_۲} = ۴۵\ mA$

۱۳. الف) $V_{DQ} \cong ۰/۷۴\ V$ ، $I_{DQ} = ۱/۶۳\ mA$ ب) $r_d \cong ۳۲\ \Omega$

ج) $v_{AB}(t) = ۳/۶۳ + ۰/۰۲۴۶ \cos \omega t\ V$

RLFR

D_1	D_2	ورودی	خروجی
قطع	وصل	$v_I < 4V$	$v_O = 4\,V$
وصل	وصل	$4\,V < v_I < 5\,V$	$v_O = v_I$
وصل	قطع	$v_I > 5\,V$	$v_O = \frac{1}{2}v_I + 2/5$

۲۷.



۲۹.



۳۱. الف) $I_m = 33\,mA$ ، $\%r.f. = \%28/86$

ب) $I_m = 31/4\,A$ ، $\%r.f. = \%29$

۳۳. الف) $V_{L,dc} = 97/56\,V$ ، $V_r = 4/88\,V$

ب) $V_{L,dc} = 96/98\,V$ ، $V_r = 4/85\,V$

ج) $I_m = 1/26\,A$ ، $V = 200$ = حداکثر ولتاژ معکوس

۳۵. $V_r(rms) = \frac{V_r}{2\sqrt{3}}$

۳۷. الف)



ب) $v_{O_1,DC} = -v_{O_2,DC} = \frac{2RV_m}{\pi(R+R_f)}$

$v_{O_1,rms} = v_{O_2,rms} = \frac{RV_m}{\sqrt{2}(R+R_f)}$

ج) $\frac{2R+R_f}{R+R_f}V_m$

۳۹. الف)



ب) $v_{O,DC} = \frac{V_m}{\pi}$

ج)



۴۱. الف) $\frac{R_f}{R_L} \times 100$ ب) $\frac{R_f}{R_L} \times 100$

ج) $\frac{1}{2fCR_L} \times 100$ د) $\frac{1}{4fCR_L} \times 100$

۴۳. الف) $5/6\,V < v_I < 10/5\,V$

ب) $\Delta v_O = 19/8\,mV$

۴۵. $R = 0/6\,K\Omega$ ، $R_{L,max} = 20/4\,K\Omega$



۳۱. الف) $R \leq ۲۰/۷۶\ K\Omega$ ج)

ب) برای $v_I = ۵\ V$، ترانزیستور اشباع و $v_O = ۰/۲\ V$ است؛
برای $v_I = ۰\ V$، ترانزیستور قطع و $v_O \cong ۳/۶۷\ V$ است.



۳۳. الف) $V_{BB} \leq -۳/۲۸$ ب)

ج) به ازای $R_1 = ۰$ و $v_I = ۵V$، همه ولتاژ ورودی روی پیوند بیس ـ امیتر می‌افتد که موجب آسیب رسیدن به ترانزیستور می‌شود.

فصل پنجم

۱. $R_C \cong ۲/۸۳\ K\Omega$

۳. الف) $R_1 \cong ۶/۸\ K\Omega$، $R_2 \cong ۱/۲\ K\Omega$ ب) $i_{C,max} = ۶/۴\ mA$ ج) $i_{O,max} = ۳/۲\ mA$

۵. $I_{CQ} \cong ۲/۵\ mA$، $V_{CBQ} \cong ۳\ V$، $v_{O,max} \cong ۲/۵\ V$ (حداکثر دامنه نوسان متقارن v_O)

۷. الف) $v_S \geq -۱\ V$ ب) $v_S \leq ۱/۵\ V$

۹. $۰/۸۸\ V$ = حداکثر دامنه مثبت،
$۳/۵\ V$ = حداکثر دامنه منفی



۱۱. $\Delta I_{CQ} = ۳/۵۶\ mA$

۱۳. الف) $S_I = \dfrac{(۱+\beta)(R_B + R_C + R_E)}{R_B + (۱+\beta)(R_C + R_E)}$ $S_V \cong \dfrac{-\beta}{R_B + (۱+\beta)(R_C + R_E)}$

ب) از پایداری نقطه کار کاسته می‌شود.

۱۵. $R_E \cong ۷۷\ \Omega$ ، $R_1 \cong ۶۰\ K\Omega$

۱۷. $R_B \cong ۱۱۶\ K\Omega$ ، $S_\beta = ۰/۰۴۳$ ، $S_V = -۰/۵۲$ ، $S_I = ۶۰/۸$ ، $\Delta I_{CQ} \cong ۱۷/۵\ mA$

۱۹. $\Delta V_C = -۴/۶\ V$

۲۱. الف) $R_1 = R_2 \| R_3$ ب) $R_1 = ۴\ K\Omega$ ، $R_2 = ۳۷\ K\Omega$ ، $R_3 = ۴/۵\ K\Omega$

۳۱. $A_{V_s} \cong -۱۹۹$ ، $R_i = ۱/۴\ K\Omega$

۳۳. $V_O = ۰$ ، $V_{B_۱} = V_{B_۲} = ۵۰\ mV$

۳۵. $R_i \cong ۳\ M\Omega$ ، از روش بوت استرپ کردن مقاومتهای بایاس و $h_{oe}^{-۱}$ با استفاده از دو خازن.

۳۷. الف) $I_{CQ_۲} = I_{CQ_۱} \cong ۳/۴۳\ mA$ ، $V_{CEQ_۱} = ۳/۲۸\ V$ ، $V_{CEQ_۲} = ۴/۲۵\ V$

ب) $A_V \cong -۲۶۷$ ، $A_{V_s} \cong -۲۴۱$ ، $A_I = -۵۴۳$ ، $R_i \cong ۹/۵۶\ K\Omega$ ، $R_O = ۴/۷\ K\Omega$

۳۹. الف) $I_{CQ_۱} \cong ۱/۰۳\ mA$ ، $V_{CEQ_۱} = ۱۷/۹۴\ V$ ، $I_{CQ_۲} \cong ۹/۶۵\ mA$ ، $V_{CEQ_۲} = ۱۰/۳۵\ V$

ب) $A_V \cong -۳۸$ ، $A_I \cong -۷۶$ ، $R_i \cong ۲\ K\Omega$ ، $R_O = ۱۲\ \Omega$

ج) $V_{ce_{۱,max}} \cong ۱\ V$ (حداکثر دامنه نوسان متقارن)، $V_{ce_{۲,max}} \cong ۴/۸۳\ V$ (حداکثر دامنه نوسان متقارن)، $V_{s,max} \cong ۳۹\ mV$

۴۱. الف) $R_۱ \cong ۵/۶\ K\Omega$ ب) $A_V \cong -۶۷/۵$ ، $A_I \cong -۱۹۵/۷$ ، $R_i \cong ۲/۹\ K\Omega$ ، $R_O = ۴۹۴\ \Omega$

۴۳. $A_{V_s} \cong -۴۴/۷$

فصل هفتم

۱. $۱۰۰\ \Omega$ ، $۶۷\ \Omega$

۳. $V_{GS} = ۱/۵\ V$ ، $V_{DS} = -۶\ V$ ، $V_{GD} = ۷/۵\ V$

۵. $V_۱ = -۶\ V$ ، $V_۲ = ۱\ V$ ، $V_۳ = ۴\ V$ ، $V_۴ = ۶\ V$ ، $V_۵ = ۰\ V$ ، $V_۶ = ۱\ V$ ، $I_V = ۱\ mA$ ، $V_۷ = ۹/۷\ V$ ، $I_۸ \cong ۰/۶۱\ mA$ ، $V_۸ = ۰\ V$

۷. $R_O = ۴۷۶\ \Omega$ ، $A_V = ۰/۹۵۲$

۱۱. الف) $A_V \cong -۲/۱$ ، $R_i \cong ۸۳۳\ K\Omega$ ، $R_O \cong ۲/۵\ K\Omega$

ب) $A_V = ۰/۸۸$ ، $R_i \cong ۵\ M\Omega$ ، $R_O \cong ۱۲۰\ \Omega$

۱۳. $V_{D_۱} = V_{D_۲} = ۱۰\ V$ ، $V_{D_۳} = ۰/۶\ V$ ، $A_V = -۲۸/۳$

۱۵. $A_V \cong ۶۱$ ، $R_i = ۴۸۰\ K\Omega$ ، $R_O = ۶۲۸\ \Omega$

۱۷. $I_D = ۴\ mA$ ، $V_{DS} \geq ۲\ V$

۱۹. $I_D = ۲۲۰/۵\ mA$ ، $V_{DS} \geq ۱۰/۵$

۲۱.

۲۳. $V_O = ۲\ V$ ، $R_O = ۲۰\ K\Omega$ ، $\Delta V_O = ۵۰\ mV$

۲۵. $R_۱ = ۱۰\ M\Omega$ ، $R_۲ \cong ۶/۶۷\ M\Omega$ ، $\Delta I_D \cong ۰/۵۶\ mA$ ، $\Delta I_D \cong ۰/۳\ mA$

۲۷. $V_O = ۵\ V$

۲۹. $V_۱ = ۳\ V$ ، $V_۲ = ۶\ V$ ، $I = ۱\ mA$

۳۱. $A_V \cong -۶$ ، $R_i \cong ۱/۴\ M\Omega$ ، $R_O = ۱۴\ K\Omega$

بیس، ۱۰۸، ۱۰۹، ۱۱۰، ۱۱۱، ۱۱۲، ۱۱۳، ۱۱۴، ۱۱۵، ۱۱۶، ۱۱۷، ۱۱۹، ۱۲۰، ۱۲۱، ۱۲۲، ۱۲۳
پارامتر
– h، ۲۰۷، ۲۰۸، ۲۰۹، ۲۱۱، ۲۱۲، ۲۱۳، ۲۲۴، ۲۳۶
– y، ۲۰۷، ۲۶۴
– z، ۲۰۶، ۲۰۷
پدیده شکست، ۳۵، ۴۴
– زنر، ۳۷، ۵۳
– ضرب بهمنی، ۳۶، ۲۸۳
پیشرفتگی ناحیه تهی، ۲۲، ۲۳، ۲۸، ۳۱
پیوند
– آلیاژی، ۱۸، ۱۹، ۵۲
– رشد یافته، ۱۸
– فن‌آوری صفحه‌ای، ۱۸

ت ث

ترانزیستور یک قطبی، ۲۸۱
ترکیب
– امیتر مشترک، ۱۲۴، ۲۰۹
– بیس مشترک، ۱۱۵، ۱۱۸، ۱۱۹، ۱۲۲، ۱۲۳، ۱۷۴
– مجدد، ۷، ۱۰، ۴۷، ۵۰، ۱۱۱، ۱۳۲
تریود، ۲۸۵، ۲۸۶، ۲۸۷، ۲۸۹، ۳۰۵، ۳۰۶، ۳۰۷، ۳۱۰، ۳۱۳، ۳۱۴، ۳۱۵، ۳۱۸، ۳۲۰، ۳۲۳
تزریق حفره، ۱۱۱، ۱۱۹
تطبیق امپدانس، ۱۳۲، ۲۲۹، ۲۴۴
تقویت‌کننده
– تفاضلی، ۲۷۵
– کلاس A، ۲۶۸
تنظیم‌کننده ولتاژ، ۴۴، ۷۲، ۸۵، ۸۶، ۹۲، ۱۰۵
ثابت
– انتشار، ۱۴، ۱۵
– انتشار الکترونهای آزاد، ۱۵، ۱۶
– انتشار حفره، ۱۶
– بولتزمن، ۸، ۱۵

ج چ

جبران تغییرات حرارتی
– I_{CBO}، ۱۹۱، ۱۹۳
– V_{BE}، ۱۸۷، ۱۹۰، ۲۰۲
جریان
– اشباع معکوس، ۲۷، ۳۴، ۳۵، ۴۲، ۴۳، ۴۹، ۵۰، ۵۱، ۵۲، ۵۳، ۵۴، ۱۱۳، ۱۱۴
– انتشاری، ۱۲، ۱۴، ۱۵، ۱۹، ۲۶، ۲۸، ۳۱
– هدایتی، ۱۲، ۱۳، ۱۴، ۱۵، ۲۸، ۳۰
حامل
– اقلیت، ۱۰، ۱۱، ۱۳، ۱۴، ۲۶، ۲۷، ۳۰، ۳۴، ۳۶، ۴۲، ۴۳، ۴۴، ۴۸، ۵۰، ۱۰۷
– اکثریت، ۱۰، ۱۱، ۱۳، ۱۴، ۲۶، ۲۸، ۳۴، ۱۰۷، ۱۳۸، ۲۸۱، ۲۸۵، ۳۰۹، ۳۱۰
حداکثر ولتاژ معکوس دیود، ۷۸، ۸۱
حفاظت گیت، ۳۱۵
حفره، ۵، ۶، ۹، ۴۷، ۵۰، ۱۱۱، ۱۱۹، ۲۸۱، ۳۰۸

خ

خازن
– کنارگذر، ۱۶۲، ۱۶۴، ۱۷۲، ۲۲۷، ۲۴۲، ۲۶۴، ۲۶۹، ۲۹۵
– کوپلاژ، ۱۶۲، ۱۶۸، ۱۷۲، ۲۴۷، ۲۴۸
خط بار، ۴۹، ۵۶، ۵۷، ۵۸، ۱۵۳، ۱۵۶، ۱۵۹، ۱۶۰، ۱۶۲، ۱۶۴، ۱۶۵، ۱۶۶، ۱۶۷، ۱۶۸
– دینامیکی، ۱۶۲
– DC، ۶۲، ۶۴، ۱۵۱، ۱۵۲، ۱۵۳، ۱۵۴، ۱۵۵، ۱۵۶، ۱۵۹، ۱۶۰، ۱۶۱، ۱۶۴، ۱۶۶
خودبایاس، ۱۵۷، ۱۵۸، ۱۶۰، ۱۷۷، ۱۷۹، ۱۸۱، ۱۸۲، ۱۹۰، ۱۹۳، ۲۵۲، ۲۵۳، ۲۹۰، ۲۹۲

د

دارلینگتون، ۲۰۴، ۲۵۰، ۲۵۱، ۲۵۲، ۲۵۴، ۲۵۵
دریـــن، ۲۸۲، ۲۸۳، ۲۸۴، ۲۸۵، ۲۸۷، ۲۸۸،

RuEB

م

مدار
– بـــایاس، ۱۱۳، ۱۴۳، ۱۵۲، ۱۵۳، ۱۵۸، ۱۶۰، ۱۶۸، ۱۶۹، ۱۷۶، ۱۷۹، ۲۰۴، ۲۲۲
– برش، ۶۵، ۶۶، ۶۷، ۶۸، ۶۹، ۹۲، ۱۰۰
– کلمپ، ۸۸، ۸۹، ۹۱، ۹۲، ۱۰۶
مدل
– اتمیِ بوهر، ۲
– ایده‌ال دیود، ۵۸، ۶۹، ۷۰، ۹۲
– تـقریبی هـیبرید، ۲۱۳، ۲۱۴، ۲۱۵، ۲۱۷، ۲۲۰، ۲۲۱، ۲۲۵، ۲۳۴، ۲۳۵، ۲۵۰، ۲۶۳
– خطی پاره‌ای، ۵۸، ۵۹، ۶۰، ۶۷، ۶۸، ۹۶
– دقیق هیبرید، ۲۱۴، ۲۱۷، ۲۶۷
– هیبرید h، ۲۰۷، ۲۵۵، ۲۵۶، ۲۵۷، ۲۶۱
– هیبرید π، ۲۵۵، ۲۵۶، ۲۵۷، ۲۵۸، ۲۶۰، ۲۶۱، ۲۸۰
مدولاسیون عرض بیس، ۱۲۰، ۱۲۵، ۱۲۶، ۱۳۲
مشخصه
– انتقالی، ۵۵، ۶۵، ۶۶، ۶۷، ۶۸، ۶۹، ۷۰، ۷۲، ۹۸، ۹۹، ۱۰۰، ۱۰۱، ۱۰۴، ۲۸۸، ۲۹۰
– خروجی ترانزیستور، ۱۲۵، ۱۷۴، ۲۱۰
– ورودی تـــرانـــزیستور، ۱۳۱، ۱۵۲، ۱۷۷، ۱۷۸، ۲۱۱، ۲۶۲
معادله
– اینشتین، ۱۵
– پواسون، ۲۱
– شاکلی، ۲۸۷، ۲۹۳، ۳۰۳، ۳۱۱
معکوس‌کننده *CMOS*، ۳۲۲
مقادیر نامی ترانزیستور، ۱۳۳
مقاومت
– استاتیکی، ۳۷، ۳۸، ۳۹
– دیـــنامیکی، ۳۷، ۳۸، ۵۰، ۵۱، ۵۸، ۶۱، ۶۴، ۹۲، ۹۶، ۹۷، ۲۱۳، ۲۹۳
– مستقیم R_f، ۵۹
– معکوس R_r، ۵۹، ۶۹، ۷۴
مکان فشردگی، ۲۸۳، ۲۸۵، ۲۸۷، ۲۸۹، ۳۱۴
منبع تغذیه، ۷۲، ۷۳، ۱۷۶، ۲۰۳
منحنی بار، ۳۱۹، ۳۲۰، ۳۲۱، ۳۲۲

ن

ناحیه
– اشـــباع، ۱۲۱، ۱۲۲، ۱۲۷، ۱۲۸، ۱۲۹، ۱۳۰، ۱۳۸، ۱۳۹، ۱۵۳، ۱۵۴، ۱۵۵، ۱۷۴
– بار فضایی، ۲۰، ۲۱
– تـــهی، ۲۰، ۲۱، ۲۲، ۲۳، ۲۴، ۲۵، ۲۶، ۲۷، ۲۸، ۳۰، ۳۱، ۳۲، ۳۶، ۳۷، ۴۳، ۴۵
– فعال، ۱۰۹، ۱۱۰، ۱۱۱، ۱۱۲، ۱۱۳، ۱۱۴، ۱۱۵، ۱۱۶، ۱۱۹، ۱۲۰، ۱۲۱، ۱۲۲، ۱۲۳
– قطع، ۶۴، ۱۰۹، ۱۱۹، ۱۲۲، ۱۲۶، ۱۲۷، ۱۳۸، ۱۴۳، ۱۵۳، ۱۵۴، ۱۷۴، ۲۲۲، ۲۸۷
ناخالصی
– بخشنده، ۸، ۹، ۱۰، ۱۸، ۲۱، ۳۰
– پذیرنده، ۸، ۱۰، ۱۱، ۱۴، ۱۶، ۲۰، ۳۰
نظریه گاز الکترون، ۴
نـــقطه کـار، ۵۶، ۶۳، ۶۴، ۹۶، ۹۷، ۱۱۸، ۱۵۱، ۱۵۲، ۱۵۳، ۱۵۴، ۱۵۶، ۱۵۷، ۱۶۰، ۱۶۱، ۱۶۲
نوع ارتقایی، ۳۰۸، ۳۰۹، ۳۱۳، ۳۱۴، ۳۱۵، ۳۱۶، ۳۱۷، ۳۱۸، ۳۲۰، ۳۲۱، ۳۲۲، ۳۲۴، ۳۲۵، ۳۳۱
نـوع تـهی، ۳۰۸، ۳۰۹، ۳۱۰، ۳۱۱، ۳۱۲، ۳۱۵، ۳۱۷، ۳۲۱، ۳۲۴، ۳۳۰، ۳۳۱

و ی

ولتاژ
– آستانه، ۳۱۳، ۳۲۵
– آستانه هـدایت، ۳۴، ۴۷، ۵۸، ۷۳، ۱۰۲، ۱۰۳، ۱۲۳
– اِرلی، ۱۲۶، ۲۵۷
– ریپل، ۸۴، ۱۰۲، ۱۰۳
– شکست معکوس، ۳۵
– فشردگی، ۲۸۳، ۳۱۰، ۳۱۲، ۳۲۳
یکسوسازی جریان، ۲۵
یکسوکننده
– پل، ۷۹، ۸۰، ۱۰۲
– تمام‌موج، ۷۳، ۷۴، ۷۹، ۸۴، ۹۲، ۱۰۲
– نیم‌موج، ۷۳، ۷۵، ۷۶، ۷۷، ۷۸، ۸۰، ۸۱، ۸۴، ۹۲، ۱۰۱، ۱۰۴